下载文档原格式
1.3ASIC Application-Specific Integrated CircuitCAD Computer-Aided DesignCD Compact DiscCO Central OfficeCPLD Complex Programmable Logic DeviceDIP Dual In-line PinDVD Digital Versatile DiscFPGA Field-Programmable Gate ArrayHDL Hardware Description LanguageIC Integrated CircuitIP Internet ProtocolLSI Large-Scale IntegrationMCM Multichip ModuleMSI Medium-Scale IntegrationNRE Nonrecurring EngineeringPBX Private Branch ExchangePCB Printed-Circuit BoardPLD Programmable Logic DevicePWB Printed-Wiring BoardSMT Surface-Mount TechnologySSI Small-Scale IntegrationVHDL VHSIC Hardware Description LanguageVLSI Very Large-Scale Integration1.4ABEL Advanced Boolean Equation LanguageCMOS Complementary Metal-Oxide SemiconductorJPEG Joint Photographic Experts GroupMPEG Moving Picture Experts GroupOK 据说是Oll Korrect（All Correct）的缩写。
多通道数据分时传送系统的设计一、设计摘要：现在通信技术是社会上的热门专业，而数据传输中传送的并行数据想要用来处理需要进行分离和重组，将他们每一个并行数据抽离出来进行重新排序和处理，从而形成了可以单独处理的数据为后续的电路做准备，这也是所有的数据传输电路中必须的一部分，做好这一步将会为我们后续的工作能够顺利的完成做出一个很好的铺垫作用。
本论文中用到的方法很简单，也就是从前往后一步一步的进行推理，知道最后结果实现。
其中硬件的模拟是利用multisim软件，而软件的仿真是利用了QuartusII软件进行的。
二、设计具体要求：1）列出真值表；2）画出逻辑图；3）试用Verilog HDL进行仿真；三、多通道数据分时传送系统原理：多通道数据分时传送系统原理是，通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．数据分配器选用74×154，为4～16线译码器，数据选择器选用74×151，为8选1数据选择器。
四、关键字：多通道数据，分时传送系统，数字仿真，数字设计，74×154数据分配器、74×151数据选择器、Verilog HDL语言、multisim软件、QuartusII软件、真值表、数字逻辑图。
五、设计环节1、真值表EN ADD3 ADD2 ADD1 H BUS0 0 0 0 x¯00z0 0 0 1 x¯01z1 0 1 0 x¯02z20 1 1 x¯03z31 0 0 x¯04z4 1 0 1 x¯05z5 1 1 0 x¯06z6 1 1 1 x¯07z71 0 0 0 x¯08z80 0 1 x¯09z90 1 0 x¯10z100 1 1 x¯11z110 0 0 x¯12z121 0 1 x¯13z131 1 0 x¯14z141 1 1 x¯15z152、运用QuartusII 软件画出的电路图加输入输出后的逻辑图如下3、波形仿真图如下4、verilog源程序ModuleVrfenshi(EN,A0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5, B6,B7,ADD,Z);inputA0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5,B6,B7,EN,A DD;input [0:2] ADD;output [0:15] Z;reg [0:15] Z;always @ (EN or A or B or ADD)beginif(A & B & ADD)case (EN)0:case (ADD)0: Z = A0;1: Z = A1;2: Z = A3;3: Z = A4;4: Z = A5;5: Z = A6;6: Z = A6;7: Z = A7;default : Z= Z;1:case (ADD)0: Z = B0;1: Z = B1;2: Z = B2;3: Z = B3;4: Z = B4;5: Z = B5;6: Z = B6;7: Z = B7;default : Z=Z;endcaseelsedefault;{A0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5,B6,B7} = Z; endendmodule四、结论本设计通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．通过此种方法则实现了多通道分时传送的目的，即完成了多通道分时传送系统的数字设计。
2.2将下面的八进制数转换成二进制数和十六进制数：(a) 12348=10100111002=29C16(c) 3655178=111101011010011112=1EB4F16(e) 7436.118=111100011110.0010012=F1E.24162.3将下面的十六进制数转换成二进制数和八进制数：(a) 102316=10000001000112=100438(c) ABCD16=10101011110011012=1257158(e) 9E36.7A16=1001111000110110.01111012=117066.364 82.5 将下面的数转换成十进制：(e) 10100.11012=20.812510(f) F3A516=6237310(g) 120103=13810(i) 71568=3694102.6 完成下面的数制转换：(e) 13210=100001002(f) 2385110 =5D2B16(g) 72710=104025(i) 143510=263382.7 将下面的二进制数相加，指出所有的进位：解：2.8利用减法而不是加法重复训练题2.7，指出所有的借位而不是进位。
解：2.9 将下面的八进制数相加：(b) 5 7 7 3 4+ 1 0 6 6解：(b) C 1 1 1 1 05 7 7 3 4+ 1 0 6 66 1 0 2 22.10 将下面的十六进制数相加：(b) 4 F 1 A 5+ B 8 D 5解：(b) 4 F 1 A 5+ B 8 D 55 A A 7 A2.11 写出下面每个十进制数的8位符号—数值、二进制补码、二进制反码表示：+25、+120、+82、42、6、111。
解：对正数来说，规定其符号—数值、二进制补码、二进制反码表示相同，符号位为0。
对负数，规定其符号—数值码为对应整数的符号—数值码符号位取反，其二进制补码为对应整数的补码，其二进制反码为对应整数的反码。
数字电路中冒险的检测及消除摘要：冒险是数字电路设计中不正确设计导致的。
本文简要介绍了数字电路中冒险的检测及消除的常用方法。
关键词：数字电路，冒险、检测、消除The checkout and elimination of static-hazard in digital circuit Abstract：The hazard is the wrong design of digital design. In this article, we will introduce the way to find static-hazard and the solution to the problem.Key words：digital circuit, hazard, checkout, eliminate由于电路延迟，逻辑电路的瞬态特性（transient behavior）可能与稳态分析得到的不同。
特别是，在稳态分析下的不变输出可能会产生短脉冲，常常称为尖峰或闪烁。
若电路可能存在尖峰，就说它存在冒险（hazard）；或者是由于信号在传输和处理过程中经过不同的逻辑门、触发器或逻辑单元时产生时差,造成信号的原变量和反变量状态改变的时刻不一致，产生错误瞬间。
根据电路输出的使用情况，系统的操作可能会受到某些突变的假信号的不利影响，这种假信号竞争就可能造成冒险。
冒险现象可能将直接影响电路工作的稳定性、可靠性,甚至会导致整个数字系统的错误动作和逻辑紊乱。
因此,如何解决竞争冒险问题就成为数字电路设计中非常关键的环节。
冒险分为静态冒险和动态冒险。
本文中我们主要讨论静态冒险。
静态冒险分为静态1型冒险和静态0型冒险。
静态1型冒险是指在对电路功能的稳态分析后，期望输出保持良好的静态1时，电路的输出可能会产生0尖峰的可能性；静态0型冒险是指当预期电路有静态0输出时却存在产生1尖峰的可能性。
一、冒险的检测消除冒险，首先需要检测出冒险。
第1 章习题参考答案:1-6 一个电路含有一个2 输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化解：电路图和真值表如下：由真值表可以看出，该电路与一个2 输入或门（OR2）相同。
第2 章习题参考答案:将下面的八进制数转换成二进制数和十六进制数。
(a) 12348=1 010 011 1002=29C16(b) 1746378=1 111 100 110 011 1112=F99F16(c) 3655178=11 110 101 101 001 1112=1EB4F16(d) =10 101 011 101 011 010 0012=ABAD116(e) =111 100 011 0012=(f) =100 101 011 001 100 111 12=将下面的十六进制数转换为二进制数和八进制数。
(a) 102316=1 0000 0010 00112=100438(b) 7E6A16=111 1110 0110 10102=771528(c) ABCD16=1010 1011 1100 11012=1257158(d) C35016=1100 0011 0101 00002=1415208(e)=1001 1110 10102=(f)=1101 1110 1010 1110 1110 11112=将下面的数转换成十进制数。
(a) =107 (b) 1740038=63491 (c) 2=183(d) = (e)= (f)F3A516=62373(g) 120103=138 (h) AB3D16=43837 (i) 71568=3694(j) =完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012(d) 9714= 227628 (e) 132= 10 000 1002 (f) 23851= 5D2B16(g) 727= 104025 (h) 57190=DF6616 (i) 1435=26338(j) 65113=FE5916将下面的二进制数相加，指出所有的进位：(a) S：1001101 C：100100(b) S: 1010001 C: 1011100(c) S: 0 C: 0(d) S: C:利用减法而不是加法重复训练题，指出所有的借位而不是进位：(a) D：011 001 B：110000 (b) D：111 101 B：1110000(c) D： B：00111000 (d) D：1101101 B：写出下面每个十进制数的8 位符号－数值，二进制补码，二进制反码表示。
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC 5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 07.证明下列等式（1）A+A B=A+B证明：左边= A+A B=A(B+B)+A B=AB+A B+A B=AB+A B+AB+A B=A+B=右边(2)ABC+A B C+AB C=AB+AC证明：左边= ABC+A B C+AB C= ABC+A B C+AB C+ABC=AC(B+B )+AB(C+C ) =AB+AC =右边（3） E D C CD A C B A A )(++++=A+CD+E 证明：左边=E D C CD A C B A A )(++++ =A+CD+A B C +CD E =A+CD+CD E =A+CD+E =右边（4） C B A C B A B A ++=C B C A B A ++ 证明：左边=C B A C B A B A ++=C B A C AB C B A B A +++)( =C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式9.将下列函数展开为最小项表达式 (1) F(A,B,C) =Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式（1）C AB C B BC A AC F +++=化简得F=C(2)C B A D A B A D C AB CD B A F++++=F=D A B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)化简得F=D BC D C A BC A C B D C ++++ (4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)化简得F=AC AD B A ++11.利用与非门实现下列函数，并画出逻辑图。
数字电子技术基础阎石第四版课后习题答案详解第一章1.1二进制到十六进制、十进制(1)(10010111)2=(97)16=(151)10(2)(1101101)2=(6D)16=(109)10(3)(0.01011111)2=(0.5F)16=(0.37109375)10(4)(11.001)2=(3.2)16 =(3.125)101.2十进制到二进制、十六进制(1)(17)10=(10001)2=(11)16(2)(127)10=(1111111)2=(7F)16 0111101011100001010)=(0.63D70A)(3)(0.39)10=(0.01100216011)=(19.B3)(4)(25.7)10=(11001.101102161.8用公式化简逻辑函数(1)Y=A+B(3)Y=1(2)Y=++B+(4)Y=A+ABD+A解：Y=AD(+B+)=AD(B++C)=AD解：Y=++B+=C++B+=（1A1）(5)Y=0(7)Y=A+CD(6)Y=AC(+B)+BC(+AD+CE)解：Y=BC(BAD+CE)=BC(+AD)CE=ABCD(+=ABCD（8）Y=A+(B+C)(A++C)(A+B+C)解：Y=A+(BC)(A++C)(A+B+C)=A+(A+)(A+B+C)=A+(A+B+C)=A+A+=A+(9)Y=B+D+A(10)Y=AC+AD+A+B+BD1.9(a)Y=A+B(b)Y=ABC+ABC(c)Y1=AB+ACD,Y2=AB+ACD+ACD+ACD(d)Y1=AB+AC+BC,Y2=ABC+ABC+ABC+ABC1.10求下列函数的反函数并化简为最简与或式(1)Y=AC+BC(2)(3)Y=(A+B)(A+C)AC+BC解：Y=(A+B)(A+C)AC+BC=[(A+B)(A+C)+AC]BC(4)=+B+=(AB+AC+BC+AC)(B+C)=B+C(5)Y=AD+AC+BCD+C解：Y=(A+D)(A+C)(B+C+D)C=AC(A+D)(B+C+D)=ACD(B+C+D)=ABCD=A+C+(6)Y=01.11将函数化简为最小项之和的形式(1)Y=BC+AC+解：Y=BC+AC+=+A(B+)C+(A+=+ABC+A+A+ABC=+ABC+A+ABC（2）Y=AB++ABCD+AD+A+B（3）Y=A+B+CD解：Y=A(BCD+BCD+++BCD+B+BC+BCD)+B(ACD+ACD+C+CD+ACD+A+AC+ACD)+(AB+B+A+AB)CD=ABCD+ABCD+A+A+ABC D+AB+ABC+ABCD+ABCD+ABCD+BC++ABCD(13)(4)Y=+ABCD++D++++(5)Y=L+L++LM++1.12将下列各函数式化为最大项之积的形式(1)Y=(A+B+)(A+B+C)(++(2)Y=(A++C)(A+B+C)(++C)(3)Y=M0M3M4M6M7(4)Y =M0M4M6M9M12M13(5)Y=M0M3M51.13用卡诺图化简法将下列函数化为最简与或形式：(3)Y=1(1)Y=A+(2)Y=A+C+BC+(4)Y=AB+AC+Y=C+D+AY=+AC(5)Y=+C+D(6)Y=+AC+B(7)Y=C(9)Y=+A++(8)Y(A,B,C,D)=∑m(0,1,2,3,4,6,8,9,10,11,14)(10)Y(A,B,C)=∑(m1,m4,m7)1.14化简下列逻辑函数Y=+C+ADY=ABC+ABC+ABC(1)Y=+++D(2)Y=+(3)Y=AB++(4)Y=B+(5)Y=B++CE+BD++1.20将下列函数化为最简与或式(1)Y=++AD(2)Y=B+D+AC(3)Y=+B+C(4)Y=A+D(5)Y=1(6)Y=CD+D+AC第二章2.1解:(a)当vi＝0V时，vB=10某5.1=2V∴T截止vo≈10V5.1+205－0.710.7当vi＝5V时，IB＝=0.3mA5.12010IBS≈=0.17mA<IB∴T饱和vo≈0.2V(0~0.3V都行）30某2悬空时，vB负值，T截止，vo≈10V(b)当vi＝0V时，vB为负值当vi＝5V时，IB＝IBS≈∴T截止vo＝5V5－0.78.7=0.42mA54。
数字逻辑设计及应用课程设计组合逻辑电路课程设计四位二进制全加/全减器姓名：学号：指导教师：一、任务与要求使用74LS83构成4位二进制全加/全减器。
具体要求：1)列出真值表；2)画出逻辑图3)用Verilog HDL进行仿真二、设计思路1）原理分析：74LS83是四位二进制先行加法器，所以直接接入输入可以得到全加器，下面主要讨论四位二进制全减器的构造。
对于减法，可以作相应的代数转换编程加法，二进制减法也是如此，原理如下：这样就把减法变为了加法，而[]=，这里利用补码性质，具体实现方法就是：逐位取反并在最低权一位加上1。
在全减器中，进位输入Cin变为借位输出，所以要减去Cin，且全加器的输出端Cout为进位输出，全减器为借位输出，所以将So取反后即可得到全减器的借位输出。
在以上分析基础可知，可在全加器的基础上设计全减器。
四位二进制全加/全减器真值表如下：（因原始真值表行数太过庞大，列出部分真值的例子）真值表A3 A2 A1 A0 B3 B2 B1 B0 Co Bo S0 S1 S2 S3C/B0 0 1 0 0 1 0 1 0 1 0/1 1/1 1/0 1/1 01 0 1 1 1 1 1 0 1 1 1/1 0/1 0/0 1/1 00 1 1 0 0 0 1 1 0 0 1/0 0/0 0/1 1/1 01 1 1 1 0 0 1 1 1 0 0/1 0/1 1/0 0/0 00 0 1 0 0 1 0 1 0 1 1/1 0/1 0/0 0/0 11 0 1 1 1 1 1 0 1 1 1/1 0/1 1/0 0/0 10 1 1 0 0 0 1 1 0 0 1/0 0/0 1/1 0/0 11 1 1 1 0 0 1 1 1 0 0/1 0/0 1/1 1/1 1*表格后半部分内容，斜线前为全加结果，斜线后为全减结果*XOR门的函数为：，所以当EN=A=0时，得到F=B与第二输入相同，当EN=A=1时，F=B’与第二输入相反。
2.2将下面的八进制数转换成二进制数和十六进制数：(a) 12348=10100111002=29C16(c) 3655178=111101011010011112=1EB4F16(e) 7436.118=111100011110.0010012=F1E.24162.3将下面的十六进制数转换成二进制数和八进制数：(a) 102316=10000001000112=100438(c) ABCD16=10101011110011012=1257158(e) 9E36.7A16=1001111000110110.01111012=117066.364 82.5 将下面的数转换成十进制：(e) 10100.11012=20.812510(f) F3A516=6237310(g) 120103=13810(i) 71568=3694102.6 完成下面的数制转换：(e) 13210=100001002(f) 2385110 =5D2B16(g) 72710=104025(i) 143510=263382.7 将下面的二进制数相加，指出所有的进位：解：2.8利用减法而不是加法重复训练题2.7，指出所有的借位而不是进位。
解：2.9 将下面的八进制数相加：解：2.10 将下面的十六进制数相加：解：2.11 写出下面每个十进制数的8位符号—数值、二进制补码、二进制反码表示：+25、+120、+82、- 42、-6、-111。
解：对正数来说，规定其符号—数值、二进制补码、二进制反码表示相同，符号位为0。
对负数，规定其符号—数值码为对应整数的符号—数值码符号位取反，其二进制补码为对应整数的补码，其二进制反码为对应整数的反码。
比如，十进制数2510用二进制表示为110012，所以+210用8位符号—数值、二进制补码、二进制反码表示均为00011001；十进制数-4210用8位符号—数值、二进制补码、二进制反码表示均为10101010、11010110、11010101。
数字电子技术基础实验指导书(第四版本)答案注：以下为数字电子技术基础实验指导书(第四版本)的答案部分，仅供参考。
实验一：数字逻辑门基础实验实验目的：通过本实验，学生能够掌握数字逻辑门电路的基本概念和实验操作技能。
同时，能够熟悉数字逻辑门的真值表、逻辑符号和逻辑运算。
实验要求：1.构建数字逻辑门电路的真值表。
2.使用逻辑门芯片构建数字逻辑电路。
3.测试电路的功能和逻辑正确性，并验证真值表的准确性。
实验步骤：1. 构建真值表A B AND OR NOT A XOR0000100101111001011111002. 搭建电路使用与门（AND），或门（OR），非门（NOT）和异或门（XOR）芯片进行电路搭建。
3. 验证电路功能使用开关模拟输入信号，通过LED灯模拟输出信号。
或使用数字逻辑分析仪验证电路的正确性。
实验结果分析与总结：通过本实验，我掌握了数字逻辑门电路的基本概念和操作技能。
尤其是熟悉了真值表的构建和逻辑电路的搭建方法。
在测试电路功能时，我通过使用开关和LED灯模拟输入和输出信号，验证了电路的正确性。
此外，我还学会了使用数字逻辑分析仪来验证电路的功能和准确性。
实验二：计数器电路设计实验实验目的：通过本实验，学生能够熟悉计数器电路的设计和实验操作技巧。
并能够了解计数器的工作原理和应用。
实验要求：1.设计并搭建二进制计数器电路。
2.使用开关模拟时钟信号输入，并使用LED灯显示计数结果。
3.观察计数器的计数过程并记录实验数据。
实验步骤：1. 设计计数器电路根据设计要求，设计二进制计数器电路的逻辑图。
2. 搭建电路根据设计电路的逻辑图，使用数字逻辑门芯片搭建计数器电路。
3. 测试电路功能使用开关模拟时钟信号输入，观察LED灯显示的计数过程。
实验结果分析与总结：通过本实验，我掌握了计数器电路的设计和实验操作技巧。
通过搭建二进制计数器电路，我成功实现了使用开关模拟输入时钟信号，并通过LED灯显示计数结果。
![[专题]数字电路中冒险的检测及消除](https://img.taocdn.com/s1/m/1b33151603020740be1e650e52ea551810a6c979.png)
数字电路中冒险的检测及消除摘要：冒险是数字电路设计中不正确设计导致的。
本文简要介绍了数字电路中冒险的检测及消除的常用方法。
关键词：数字电路，冒险、检测、消除The checkout and elimination of static-hazard in digital circuitAbstract：The hazard is the wrong design of digital design. In this article, we will introduce the way to find static-hazard and the solution to the problem.Key words：digital circuit, hazard, checkout, eliminate由于电路延迟，逻辑电路的瞬态特性（transient behavior）可能与稳态分析得到的不同。
特别是，在稳态分析下的不变输出可能会产生短脉冲，常常称为尖峰或闪烁。
若电路可能存在尖峰，就说它存在冒险（hazard）；或者是由于信号在传输和处理过程中经过不同的逻辑门、触发器或逻辑单元时产生时差,造成信号的原变量和反变量状态改变的时刻不一致，产生错误瞬间。
根据电路输出的使用情况，系统的操作可能会受到某些突变的假信号的不利影响，这种假信号竞争就可能造成冒险。
冒险现象可能将直接影响电路工作的稳定性、可靠性,甚至会导致整个数字系统的错误动作和逻辑紊乱。
因此,如何解决竞争冒险问题就成为数字电路设计中非常关键的环节。
冒险分为静态冒险和动态冒险。
本文中我们主要讨论静态冒险。
静态冒险分为静态1型冒险和静态0型冒险。
静态1型冒险是指在对电路功能的稳态分析后，期望输出保持良好的静态1时，电路的输出可能会产生0尖峰的可能性；静态0型冒险是指当预期电路有静态0输出时却存在产生1尖峰的可能性。
一、冒险的检测消除冒险，首先需要检测出冒险。
