当前位置：文档之家 › 数字电路与逻辑设计课件：第三章 part4常用组合逻辑模块

数字电路与逻辑设计课件：第三章 part4常用组合逻辑模块

  • 格式：ppt
  • 大小：415.50 KB
  • 文档页数：47

下载文档原格式

  / 47

合集下载

数字电路与逻辑设计(第三版)课件：常用组合逻辑电路及MSI组合电路模块的应用

数字电路与逻辑设计(第三版)课件：常用组合逻辑电路及MSI组合电路模块的应用
器的框图，表 3-1 是它的真值表。表中只列出了输入 I0 ~I 7
可能出现的组合，其他组合都是不可能发生的，也就是约束。
约束可以表示为
Ii I j =0 (i ≠ j ， i ， j =0 ， 1 ，…， 7 )
常用组合逻辑电路及 MSI 组合电路模块的应用
图 3-1 三位二进制普通编码器的框图
图 3－14 为二—十进制译码器的逻辑图。
图 3－14 二—十进制译码器的逻辑图
常用组合逻辑电路及 MSI 组合电路模块的应用
3. 显示译码器
在数字系统中，经常需要将数字、文字、符号的二进制
代码翻译成人们习惯的形式，直观地显示出来，以便掌握和
监控系统的运行情况。把二进制代码翻译出来以供显示器件
显示的电路称为显示译码器。设计显示译码器时，首先要了
最低。真值表中的“ × ”表示该输入信号取值无论是 0还是
1 都无所谓，不影响电路的输出。
常用组合逻辑电路及 MSI 组合电路模块的应用
图 3-3 三位二进制优先编码器的框图
常用组合逻辑电路及 MSI 组合电路模块的应用
常用组合逻辑电路及 MSI 组合电路模块的应用
由表 3-2 真值表可以写出如下逻辑表达式:
图。
图 3-6 8421BCD 普通编码器的逻辑图
常用组合逻辑电路及 MSI 组合电路模块的应用
4.8421BCD 优先编码器
用四位 8421 二进制代码对 0~9 这十个允许同时出现的
十进制数按一定优先顺序进行编码，当有一个以上信号同时
出现时，只对其中优先级别最高的一个进行编码，这样的电
路称为8421BCD 优先编码器。 8421BCD 优先编码器的框图
真值表，表中假定 1010~1111共六个输入组合不会出现。

数字电子技术课件--第三章-组合逻辑电路

数字电子技术课件--第三章-组合逻辑电路
&
1
1
1
Ai
Bi
Ci-1
21
3. 集成全加器 双全加器
TTL：74LS183 CMOS：C661
VCC 2Ai 2Bi 2Ci-1 2Ci 2Si
VCC2A 2B 2CIn 2COn+1 2F
74LS183
1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Ci 1Si 地
VDD 2Ai 2Bi 2Ci-1 1Ci 1Si
与或式 C i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 18
全加器（Full Adder）
卡诺图
Si BC A 00 01 11 10
0
1
1
11
1
最简与或式
Ci BC A 00 01 11 10
0
1
1
111
圈 “ 1 ” S i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 C iA iB iA iC i- 1 B iC i- 1
输入变量：R（红） Y（黄） G（绿）
1 -- 亮 0 -- 灭
1 -- 有 输出变量： Z（有无故障） 0 -- 无
(2)卡诺图化简
YG
R 00 01 11 10
ZRYGRY 0 1
1
RGYG 1
111
列真值表
RYG Z 0001 0010 0100 0111 1000 1011 1101 1111
C3
超前进位电路
A3 B3
CI Σ
S3
A2 B2
CI Σ
S2

北京航空航天大学：数字电子技术基础 教学课件第三章 组合数字电路

北京航空航天大学：数字电子技术基础 教学课件第三章 组合数字电路
X1=+0.1001010
X2=–0.1011011
[X1]反=0.1001010 [X2]反=1.0100100
X3=–1101001 [X3]反=10010110
小数反码定义为 [X]反=
【例如】
X
2–2–n+X
当0≤X<1
当–1 < X≤0
n—二进制小 数数值的位数
[X]反=2–2–6+(–0.101101)
②二进制、 八进制、十六进制转换成十进制 二进制、八进制或十六进制转换成等值的十进 制数时，可按权相加的方法进行。 【例如】 (1011.01)2=1×23十0×22十1×21十1×20十0×2-1十1×2-2 =8+0+2+1+0+0.25=(11.25)10 (167)8=1×82十6×81+7×80=64+48+7=(119)10
2.二进制
在 二进制数中，每一位仅有0、1两个数码。计数规 律：逢二进一。任意一个二进制数可以表示为 (S)2=kn-12n-1+kn-22n-2+...+k020+k-12-1+k-22-2+...+k-m2-m = Ki 2 i
i=n–1 –m
其中，ki：只能取0或1 m、n：正整数，n为整数位数，m为小数位数 2：二进制的基数 2i: 称为第i位的权 【例如】 (101.101)2=1×22十0×21十1×20十1×2-1十0×2-2十1×2-3
一、数制
1.十进制 在 十进制数中，每一位有0—9十个数码。计数规 律：逢十进一。 任意一个十进制数(S)10可以表示为
(S)10=kn-110n-1+kn-210n-2+...+k0100+k-110-1+...+k-m10-m

数字电路与逻辑设计(第三版)课件：组合逻辑电路

数字电路与逻辑设计(第三版)课件：组合逻辑电路

组合逻辑电路
54 系列和 74 系列具有相同的子系列，两个系列的参数 基本相同，主要在电源电压范围和工作环境温度范围上有所 不同， 54 系列适应的范围更大些，如表2-1 所示。不同子 系列在速度、功耗等参数上有所不同。 TTL 门电路采用 5V 电源供电。
组合逻辑电路
2. 1. 2 CMOS 门电路 CMOS 门电路由场效应管构成，它的特点是集成度高、
组合逻辑电路
图 2-2 标准 TTL 电路的输入/输出逻辑电平
组合逻辑电路
图 2-3 CMOS 电路的输入/输出逻辑电平 (a ) 5VCMOS 电路;( b ) 3. 3VCMOS 电路
组合逻辑电路
当输入电平在 U IL ( max ) 和 U IH ( min ) 之间时，逻辑电路 可能把它当作 0 ，也可能把它当作 1 ，而当逻辑电路因所接 负载过多等原因不能正常工作时，高电平输出可能低于 U OH (min ) ，低电平输出可能高于 U OL (max ) 。
图 2-5 TTL 驱动门与 CMOS 负载门的连接
组合逻辑电路
2. 2 组合逻辑电路
2. 2. 1 组合逻辑电路的特点 逻辑电路可以分为两大类:组合逻辑电路和时序逻辑电
路。组合逻辑电路是比较简单的一类逻辑电路，它具有以下 特点:
(1)从电路结构上看，不存在反馈，不包含记忆元件。 (2)从逻辑功能上看，任一时刻的输出仅仅与该时刻的 输入有关，与该时刻之前电路的状态无关。
组合逻辑电路
图 2-4 74LS 系列门电路的扇出系数和带负载能力 (a )低电平输出时;( b )高电平输出时
组合逻辑电路
4 )传输延时tP 传输延时tP指输入变化引起输出变化所需的时间，它是 衡量逻辑电路工作速度的重要指标。传输延时越短，工作速 度越快，工作频率越高。tPHL 指输出由高电平变为低电平时， 输入脉冲的指定参考点(一般为中点)到输出脉冲的相应指定 参考点的时间。 tPHL 指输出由低电平变为高电平时，输入 脉冲的指定参考点到输出脉冲的相应指定参考点的时间。标 准 TTL 系列门电路典型的传输延时为 11ns ;高速 TTL 系列 门电路典型的传输延时为3. 3ns 。 HCT 系列 CMOS 门电路 的传输延时为 7ns ; AC 系列 CMOS 门电路的传输延时为 5ns ; ALVC 系列 CMOS 门电路的传输延时为 3ns 。

数字电路与逻辑设计PPT课件

数字电路与逻辑设计PPT课件

Cn+1 Dn
0
0
1
1
1
1
1
0
0
1
0
0
0
0
1
1
第3章 组合逻辑电路
AnBn
AnBn
An Bn
全 减
Dn
Cn 0
00 0
01 1
11 0
10 0
Cn 00 01 11 10 00 1 0 1
Cn
器
Cn+1 1 1
1
1
0
11 0 1 0
(a)
(b)
(c)
全减器框图及K图 (a) 框图; (b) Cn+1； (c) Dn
0 0 0
带编码器的MCU应用电路
3.3.2 译码器
第3章 组合逻辑电路
将二进制代码转换成不同的输出 信号的过程称为译码。常用的MSI译码器 为74HC138(3－8Line Decoder)。
② 根据输出函数表达式列出真值表。
③ 确定电路的逻辑功能。
第3章 组合逻辑电路
【例3-1】分析图所示电路，指出该电路 的逻辑功能。
Ai
＝1
＝1
Bi
Si
Ci
& ≥1
Ai Bi
∑
Si
1
Ci+1 Ci
Ci+1
(a)
(b)
解： ① 写出函数表达式。
第3章 组合逻辑电路
Si Ai Bi Ci Ci1 ( Ai Bi )Ci Ai Bi
第3章 组合逻辑电路
组合逻辑电路：任何时候的输 出仅仅取决于该时刻的输入，而与电路原 来的状态没有任何关系。输出状态随着输 入信号的改变而改变。

数字电路逻辑设计第三章ppt文档

数字电路逻辑设计第三章ppt文档
在数字电路中，三极管作为开关元件，主要工作在饱 和和截止两种开关状态，放大区只是极短暂的过渡状态。
i相UU界UBBB称C应饱EEE((ss(临S地和aasatt))t为界)，点为为放0饱三I饱饱.C7大(和极和Vs和at，和基)管基为集饱极仍极U临电C和电然电E界极(的流s具压a饱电t)交，有；和压界用0放集。.3点大IV电对B，。(作s极硅at这在)用饱和区电管I表C时临。(s流，iM示aOCt的) ；；T临UCS界E(sa饱t)从大和Q而 ，线u工uIC增作ENIA减放B大点(sa小大t截)使上u。区止移CiEB区，增大iC ，增
0.7V，锗管为0.3V），可以近似看作是一个闭合的开关
➢ 加反向电压时截止，反向电流很小可以近似看作是一
个断开的开关。
I/mA
正向特性
3
反向特性
2
反向击穿 特性
1 -60 -40 -20
0.2 0.4 0.6 U/V
-0.01
-0.02
开启电压
-0.03
1、理想模型
2、恒压降模型
3、折线模型
正向压降为0，反向 电流为0（正向导通 反向截止）
3）限幅电路
1）限幅电路。限幅电路是将输入波形的一部分传送到输出端， 而将其余部分抑制，从而实现对脉冲波形的变换或整形。 从电路结构结构上看，限幅电路可分为串联、并联限幅两种。
R
R
＋
＋＋
VD
ui
E
uo
ui
－
－
－
＋
VD
E
uo
－
并联二极管上限幅电路
并联二极管下限幅电路
R
＋
VD 1
ui
＋
－
－ E1

《数字电路课件》--第三章 组合逻辑电路


返回
3.2.2 组合逻辑电路的设计 组合逻辑电路的设计步骤： 组合逻辑电路的设计步骤：
根据逻辑问题，确定输入、输出变量， （1）根据逻辑问题，确定输入、输出变量，列出 真值表 （2）由真值表写逻辑表达式 （3）对逻辑表达式化简或变换成恰当形式 （4）根据表达式画逻辑图
例题1 例题1 例题2 例题2 例题3 （ 例题3 —（P137 例3.2.2)
返回
2. 一位全加器
一位全加： 一位全加： 真值表： 真值表：
A 0 0 0 0 1 1 1 1
A+B+CI = CO S
B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1 CO 0 0 0 1 0 1 1 1 S 0 1 1 0 1 0 0 1
本位的和； 向高位的进位； 低位来的进位） （S—本位的和；CO—向高位的进位；CI —低位来的进位） 本位的和 向高位的进位 低位来的进位
返回
3.3.4 加法器
加法器的概念——实现加法运算的电路 实现加法运算的电路 加法器的概念 半加器 —
不考虑低位向高位的加法运算电路， 不考虑低位向高位的加法运算电路， 称为半加器（ Adder—HA) 称为半加器（Half Adder HA)
全加器 —
考虑了低位向高位的加法运算电路， 考虑了低位向高位的加法运算电路， 称为全加器（ Adder—FA) 称为全加器（Full Adder FA)
Y = R ⋅ A ⋅ G + R AG + R AG + RA G + RAG
Y ' = R ⋅ A ⋅ G + AG + RG + RA = R + A + G + AG + RG + RA

《数字电子技术基础》第3章.组合逻辑电路PPT课件


3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;

数字电路课件：第3章 常用组合逻辑电路及MSI组合电路模块的应用


A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
×1
× × ×
11111111
0×
× × ×
1
1
1
1
1
1
1
1
10
000
11111110
10
001
11111101
10
010
11111011
10
011
11110111
10
100
11101111
10
101
11011111
10
110
10111111
1
0
0
0
0
0
0
0
001
0
1
0
0
0
0
0
0
010
0
0
1
0
0
0
0
0
011
0
0
0
1
0
0
0
0
100
0
0
0
010
0
0
101
0
0
0
0
0
1
0
0
110
0
0
0
0
0
0
1
0
111
0
0
0
0
0
0
0
1
输入：3位二进制代码 输出：8个互斥的信号
逻辑表达式
逻辑图 3 线-8 线译码器
Y0 A2 A1A0
Y7 Y6
Y1 A2 A1A0 Y2 A2 A1A0
16 15 14 13 12 11 10 9 74LS138

数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件


表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
有三个积项相同，可以共用同一个门； 在设计多输出函数的逻辑电路时，应尽可能利用公共项，以 达到在总体上简化电路的目的；
D. Zhu 2012
例3：设计1个一位数值比较器
B
1
&
≥1
&
A
1
FA＞B FA＝B FA＜B
D. Zhu 2012
例4：设计四位比较器用SSI设计一个四位二进制数比较器，输入 为A=A3A2A1A0，B=B3B2B1B0，输出包括FA>B，FA<B和 FA=B。 通过分析逻辑功能直接导出逻辑表达式。
D. Zhu 2012
二、用SSI设计组合电路 1、设计要求
以门电路为基础，要求使用的门电路数量最 少，门的输入端数也最少。（最小化设计）
D. Zhu 2012
二、用SSI设计组合电路
2、设计步骤
① 分析设计要求，根据输出与输入间的逻辑 关系列出真值表；
② 利用公式法或卡诺图法化简逻辑函数，求 出最简逻辑表达式；
AAA123
P 3
00 01
< P<Q = P=Q
1 0 > P>Q
F
10 00 11 00
0 Q
3
F(A3,A2,A1,A0)＝∑m(5~15)
第三章 组合逻辑电路
组合电路： 当前输出仅和当前的输入有关
§3-1 二极管和三极管的开关特性 §3-2 数字集成器件简介 §3-3 常用组合逻辑模块 §3-4 组合电路分析 §3-5 组合电路设计 §3-6 险象与竞争 §3-7 小结
组合电路： 当前输出仅和当前的输入有关
§3-1 二极管和三极管的开关特性 §3-2 数字集成器件简介 §3-3 常用组合逻辑模块 §3-4 组合电路分析 §3-5 组合电路设计 §3-6 险象与竞争 §3-7 小结
D. Zhu 2012
§3-3 常用组合逻辑模块
一个模块完成某个常用的特定的功能，如加 法器、数值比较器、编码器、译码器、数据选择 器等。
对于同一设计对象，可以采用不同的设计思路和 设计方法，从而得到不同的设计结果。
3、最佳电路
同一功能的电路可能采用不同的器件和不同的结 构来实现，最佳电路的含义因此也各不相同。
D. Zhu 2012
一、电路设计的概念 4、设计的阶段
① 用某种形式的逻辑描述来表示实际的设计要求； （真值表、功能表、卡诺图、逻辑方程、逻辑图）
D. Zhu 2012
§3-4 组合电路分析
分析：已知逻辑电路，导出电路的逻辑功能。
组合电路分析步骤： ① 由给定的逻辑图逐级写出逻辑函数表达式；
② 由逻辑函数表达式列出真值表；
③ 分析、归纳电路的逻辑功能。
以上各步骤不是一成不变的，应视具体情 况而定，只要能达到分析的目的，可以略去 其中的某些步骤。
D. Zhu 201, Ci ) Y1 Y2 Y4 Y7 m1 m2 m4 m7 m1 m2 m4 m7 m(1,2,4,7)
CO (x, y, Ci ) Y1 Y2 Y3 Y7 m1 m2 m3 m7
D. Zhu 2012
m1 m2 m3 m7 m(1,2,3,7)
② 各种逻辑描述之间的变换，以变换成逻辑图为最 终目的；
③ 除逻辑图外，真值表、功能表、卡诺图和逻辑方 程等都是常用的描述逻辑函数的方式。
D. Zhu 2012
§3-5 组合电路设计
设计：已知功能要求，导出最佳逻辑电路。
一、电路设计的概念 二、用SSI设计组合电路 三、用MSI设计组合电路 四、功能分解的设计方法
D. Zhu 2012
§3-5 组合电路设计
设计：已知功能要求，导出最佳逻辑电路。
一、电路设计的概念 二、用SSI设计组合电路 三、用MSI设计组合电路 四、功能分解的设计方法
D. Zhu 2012
一、电路设计的概念 1、设计过程
从实际设计要求开始，直到得到符合功能要求 的最佳电路为止。
2、设计方法
(D3 D2 )(D3 D1 D0 ) 最简或与式：两级或非门电路
D. Zhu 2012
例2：设计一位全减器
z x y Ci x y Ci x y Ci x y Ci Co x y x Ci y Ci
D. Zhu 2012
例2（续）
z x y Ci x y Ci x y Ci x y Ci Co x y Ci x y Ci x y Ci x y Ci
一、并行加法器 二、数值比较器 三、译码器 四、数据选择器 五、常用组合逻辑器件
第三章 组合逻辑电路
组合电路： 当前输出仅和当前的输入有关
§3-1 二极管和三极管的开关特性 §3-2 数字集成器件简介 §3-3 常用组合逻辑模块 §3-4 组合电路分析 §3-5 组合电路设计 §3-6 险象与竞争 §3-7 小结
③ 根据最简逻辑表达式画出逻辑图。一般来 说，最简与或式同两级与非门电路对应，最 简或与式同两级或非门电路对应。
④ 以上步骤可以灵活使用。
D. Zhu 2012
3、设计举例
例1：设计一个四舍五入判别器，用来判别8421BCD 码表示的十进制数是否等于或大于5。
F D3 D2D1 D2D0
最简与或式：两级与非门电路
逻辑功能： 全减器
例2：分析以下电路的逻辑功能。
D. Zhu 2012
逻辑功能： 一位全加器
例3：分析以下利用了数据选择器MUX电路的逻辑功能。
3
F miDi m0D0 m1D1 m2D2 m3D3 i0
A B(C D) A BC D
A BC D A B(C D)
各知识单元的分数分配
第0章 引论 第一章 数制与编码 第二章 逻辑函数及其化简 第三章 组合逻辑电路 第四章 时序电路分析 第五章 同步时序电路设计 第六章 集成数/模和模/数转换器 第七章 可编程逻辑器件及其应用
7% 15% 20% 30% 15%
5% 8%
D. Zhu 2012
第三章 组合逻辑电路
(A B AB)(C D) (A B A B)C D
A B(C D) (A B)C D
ABCD
D. Zhu 2012
逻辑功能：奇判别电路。
例3（续）
D. Zhu 2012
逻辑功能：奇判别电路。
数值比较器COMP的应用
例4：电路分析。
D. Zhu 2012
A0
COMP 0