CMOS二级运算放大器设计

模拟CMOS集成电路设计课程设计报告--------二级运算放大器旳设计信息科学技术学院电子与科学技术系一、概述：运算放大器是一种能将两个输入电压之差放大并输出旳集成电路。

运算放大器是模拟电子技术中最常用旳电路，在某种限度上，可以把它当作一种类似于BJT 或FET 旳电子器件。

它是许多模拟系统和混合信号系统中旳重要构成部分。

它旳重要参数涉及：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范畴、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。

二、设计任务：设计一种二级运算放大器，使其满足下列设计指标：三、电路分析：1.电路构造：最基本旳二级运算放大器如下图所示，重要涉及四部分：第一级放大电路、第二级放大电路、偏置电路和相位补偿电路。

2.电路描述：输入级放大电路由PM2、PM0、PM1和NM0、NM1构成。

PM0和PM1构成差分输入对，使用差分对可以有效地克制共模信号干扰；NM0和NM1构成电流镜作为有源负载；PM2作为恒流源为放大器第一级提供恒定旳偏置电流。

第二级放大电路由NM2和PM3构成。

NM2为共源放大器；PM3为恒流源作负载。

相位补偿电路由电阻R0和电容C0构成，跨接在第二级输入输出之间，构成RC米勒补偿。

此外从电流电压转换角度来看，PM0和PM1为第一级差分跨导级，将差分输入电压转换为差分电流。

NM0和NM1为第一级负载，将差模电流恢复为差模电压。

NM2为第二级跨导级，将差分电压信号转换为电流，而PM3再次将电流信号转换成电压信号输出。

偏置电压由V0和V2给出。

3.静态特性对第一级放大电路：构成差分对旳PM0和PM1完全对称，故有G m1=g mp0=g mp1 (1)第一级输出电阻R out1=r op1||r on1 (2)则第一级电压增益A1=G m1Rout1=g mp0,1(r op1||r on1) (3) 对第二级放大电路：电压增益A2=G m2R out2= -g mn2(r on2||r op3) (4) 故总旳直流开环电压增益A0=A1A2= -g mp0,1g mn2(r op1||r on1)(r on2||r op3) (5) 由于所有旳管子都工作在饱和区，因此对于gm我们可以用公式g m =D I L W )/(Cox 2μ (6) 进行计算；而电阻r o 可由下式计算 r o =DI 1λ (7)其中λ为沟道长度调制系数且λ∝1/L 。

CMOS运算放大器的设计毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。

尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。

对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。

作者签名：日期：指导教师签名：日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。

作者签名：日期：学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。

除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。

对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。

本人完全意识到本声明的法律后果由本人承担。

作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。

本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

涉密论文按学校规定处理。

作者签名：日期：年月日导师签名：日期：年月日目录第一章绪论 (7)1.1设计平台及软件介绍 (7)1.1.1PSPICE简介 (7)1.1.2 L-Edit简介 (7)1.1.3 Cadence OrCAD Capture简介 (7)1.2 设计方法 (8)1.2.1CMOS运算放大器设计方法 (8)1.2.2运算放大器的性能优化 (8)第二章全差分运算放大器基础 (10)2.1 MOS器件基本特性 (11)2.1.1 MOSFET的结构和大信号特性 (11)2.1.2 MOSFET的小信号模型 (12)2.2运算放大器概述 (13)2.3全差分运算放大器特点 (14)第三章CMOS模拟运放设计 (16)3.1设计目标 (16)3.2电路结构分析 (16)3.3.1 输入级设计 (18)3.3.2电流镜电路 (18)3.3.3偏置电路 (19)3.3.4 输出级 (20)3.3.5 整体电路 (20)第四章运放参数的模拟与测量 (22)4.1瞬态分析 (22)4.2 温度特性 (23)4.3输出阻抗 (24)4.4交流特性分析 (25)5.1版图设计基础 (26)5.1.1设计流程 (26)5.1.2 L-edit中的版图设计 (27)5.2 版图设计 (28)5.3版图参数的提取并仿真 (29)5.3.1版图参数的提取和修改 (29)5.3.2电路仿真 (29)第六章总结 (31)【参考资料】 (32)附录： (33)一、Pspice仿真代码： (33)1、原理层次仿真代码（偏置电压由直流电压直接替代） (33)2、MOS分压电路中MOS宽长比确定电路 (35)3、最终Pspice仿真代码 (35)二、版图生成代码 (37)三、版图修改代码 (40)第一章绪论1.1设计平台及软件介绍1.1.1 PSPICE简介PSPICE是由SPICE（Simulation Program with Intergrated Circuit Emphasis）发展而来的用于微机系列的通用电路分析程序。

CMOS两阶段的级联操作放大器电路就像集成电路（IC）技术的超级
英雄。

由于其放大和冷却的金属—氧化—半导体（CMOS）技术的双重阶段，这个电路用高增益和增加带宽来打包一拳。

这就像瑞士军队
的刀模拟信号处理，准备应对任何挑战的方式。

无论是放大音频信
号还是在传感器中压缩数字这个电路都是你用来模拟一切的下一次
你需要信号助推，只要呼叫CMOS两级级级的操作放大器电路， IC
世界的无声英雄！
这个CMOS两阶段操作放大器的第一部分有几台晶体管，它们一起工作来提升输入信号，然后还有这个电流镜的东西可以帮助负载。

这个
第一阶段基本上为第二部分铺设了舞台。

第二阶段类似于encore，它能增加更多的收益，并有助于提升输出电压。

很酷的是，第一阶段的
输出只是直接插入第二阶段的输入，所以它就像这种双功率提升的配置。

CMOS两阶段的级联操作放大器电路具有重大优点，包括收益高、输
入阻力高以及铁路对铁路输出摇摆。

它适合需要大量扩展的应用程序，特别是在数据获取系统、传感器接口和音频信号处理领域。

电路的配
制和加强涉及仔细考虑晶体管的尺寸、偏差和计费技术，所有这些技
术都是为了达到所期望的性能指标。

两级全差动运算放大器的设计华中科技大学IC课程设计两级全差动运算放大器的设计年级:学号:姓名:专业:指导老师:二零一一年十二月摘要应用0.18umCMOS工艺，设计了一个放大倍数为86dB、单位增益带宽为360MHz、负载为1pF的两级全差动运算放大器。

可以满足一定的高速度、高精度的指标。

两级分别由一个差分的共源放大器和一个折叠式放大器组成。

通过运用差动输出代替普通两级运算放大器的单端输出，从而提高了输入动态范围、抑制共模信号和噪声的能力等性能。

因此，优于一些传统的两级运算放大器。

关键词：全差动运算放大器；共源放大器；折叠式放大器AbstractA fully differential operational amplifier with a DC-gain of 86dB and a gain-bandwidth of 360 MHz has been implemented in a 0.18um CMOS process.It can satisfy the index of high speed and high precision.And the two level is respectively made up of a common-source amplifier and a Folding amplifier.Therefore,it is better than some of the traditional operational amplifier.Keywords:fully differential operational amplifier; common-source amplifier; Folding amplifier目录摘要 (1)Abstract (2)1.引言 (4)2. 两级全差动运算放大器设计要求 (4)3. 电路分析与设计 (4)3.1.第一级运算放大器设计 (5)3.1.1第一级差模电压增益 (6)3.1.2.共模电压输入范围 (6)3.1.3.第一级增益带宽积GBW (7)3.1.4.第一级MOS管宽长比 (7)3.1.5.第一级仿真结果 (7)3.2.第二级运算放大器设计 (8)3.2.1.第二级差模电压增益 (9)3.2.2.偏置电压与偏值电流 (9)3.2.3.增益带宽积与负载电容 (9)3.2.4.第二级MOS管宽长比 (9)3.2.5.第二级仿真结果 (10)3.3.两级联仿 (10)3.3.1.差分压摆率 (11)3.3.2.静态功耗 (11)3.3.3.等效输入参考噪声 (11)3.3.4.相角裕度 (12)3.3.5.两级联仿结果 (13)4. 结论 (13)致谢 (14)参考文献 (14)心得体会 (15)1.引言随着模拟集成电路技术的发展，高速、高精度运算放大器得到广泛应用。

CMOS高性能运算放大器探究与设计引言：随着科技的不息进步和应用的广泛推广，运算放大器（Operational Amplifier，简称Op-Amp）作为一种重要的模拟电路器件，得到了广泛的关注和应用。

CMOS （Complementary Metal-Oxide-Semiconductor）技术由于其功耗低、集成度高等优势，被广泛应用于运算放大器的探究和设计中。

本文将介绍CMOS高性能运算放大器的探究与设计，主要包括运算放大器的基本原理、运算放大器的基本电路结构、CMOS技术的特点和优势、CMOS高性能运算放大器的设计方法和优化技术等方面。

一、运算放大器的基本原理运算放大器是一种特殊的差动放大器，它能够实现电压放大、电流放大、功率放大等功能。

运算放大器有两个输入端，一个非反相输入端和一个反相输入端；有一个输出端和一个电源端，电源端一般有正电源和负电源两个。

在抱负状况下，运算放大器具有无限的增益、无限的输入阻抗和零的输出阻抗。

但实际状况下，由于运算放大器的内部结构等因素的限制，无法完全满足抱负的条件。

因此，在运算放大器的设计中，需要思量如何提高增益、输入阻抗和输出阻抗等性能指标。

二、运算放大器的基本电路结构运算放大器的基本电路结构由差动放大器、电压放大器和输出级组成。

差动放大器用于实现输入信号的差分放大，电压放大器用于实现信号的放大，输出级用于驱动负载电阻。

差动放大器由两个晶体管组成，一个晶体管作为非反相输入端，另一个晶体管作为反相输入端。

通过调整两个晶体管的尺寸比例，可以实现不同的放大倍数。

电压放大器由级联的共源放大器组成，通过逐级放大，实现信号的放大。

输出级由差分放大器和输出级筛选电路组成，通过差分放大器将信号转化为可驱动负载电阻的电流信号，再经过输出级筛选电路，将电流信号转化为电压信号。

三、CMOS技术的特点和优势CMOS技术是一种基于金属-氧化物-半导体（MOS）结构的半导体制造技术。

与传统的bipolar技术相比，CMOS技术具有以下特点和优势：（1）功耗低：CMOS电路在静态状态下几乎不消耗电流，功耗分外低，适合于低功耗应用的场合。

一、二级运放的结构及设计指标计算1.题目：二级密勒补偿运算放大器设计2.小组成员：3.设计思路设计要求在阅读复旦大学设计资料后，对之间学习过的带隙基准电路总结对比，寻找不同的结构的作用。

最基本的COMS二级密勒补偿运算跨导放大器的结构如图所示。

主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。

主要的任务如下：计算相应的设计指标、设计相应参数、绘制cadence核心原理图、绘制Smybol，搭建仿真测试电路、测试并仿真基本指标。

对比仿真结果，优化各项性能最后进行版图绘制，了解并生成版图。

提取参数并进行仿真，对比各项指标。

1.输出级放大电路由M6、M7组成。

M6为共源放大器。

M7为其提供恒定偏置电流同时作为第二级输出负载。

M14和Cc构成相位补偿电路。

因为M14工作在线性区，通过m14的直流电流为0，所以M14可等效为一个电阻，m14与电容Cc构成RC密勒补偿2.输出级放大电路由M6、M7组成。

M6为共源放大器。

M7为其提供恒定偏置电流同时作为第二级输出负载。

M14和Cc构成相位补偿电路。

因为M14工作在线性区，通过m14的直流电流为0，所以M14可等效为一个电阻，m14与电容Cc构成RC密勒补偿3.偏置电路由M8～M13和RB组成。

M8和M9宽长比相同。

M12与M13相比，源极加入了电阻RB，组成微电流源，产生电流IB。

对称的M11和M12构成共源共栅结构，减小沟道长度调制效应造成的电流误差。

在提供偏置电流的同时，还为M14栅极提供偏置电压。

M1和M2为第一级差分输入跨导级，将差分输入电压转换为差分电流；M3和M4为第一级负载，将差模电流恢复为差模电压；M6为第二级跨导级，将差分电压信号转换为电流；M7再将此电流信号转换为电压输出。

4.等效电路图5.静态功耗一旦电源电压确定，静态功耗取决于各支路静态电流总和。

考察各路电路，可以知道，此运放的静态功耗为6.单位增益带宽单位增益带宽是运放最重要的指标之一，它定义为当运放增益为1时，所加输入信号的频率，7.共模抑制比共模抑制比的定义为其中Adm是差模增益，Acm是共模增益。

一种CMOS二级密勒补偿运放的设计一个实际的运放电路包含很多极点，为了使运放可以正常工作必须对其进行频率补偿。

所谓“补偿”就是对运放的开环传输函数进行修正，这样就可以得到稳定的闭环电路，而且获得良好的时间响应性能。

两级运放的频率补偿存在一个问题。

我们的补偿原理是使其中一个主极点向原点靠拢，目的是使增益交点低于相位交点。

然而这样就需要一个很大的补偿电容。

大电容在集成电路中是很难制作而且不经济的。

实践证明，通过密勒效应可以以一个中等的电容器的值实现单独利用大电容才可以做到的补偿效果。

这种补偿方法就是“密勒补偿”。

一种CMOS 二级密勒补偿运放的设计，主要有第一级差分放大，第二级共源级放大，电流偏置电路以及密勒补偿电路四部分组成。

首先，手动计算各项参数，分析各项参数与性能之间的相互制约关系。

然后，利用电路EDA仿真软件对电路进行仿真，对参数进行一些微调以满足运放的设计指标。

因为数字集成电路的规律性和离散性，计算机辅助设计方法学在数字集成电路的设计中已经具有很高的自动化。

但是由于模拟电路设计的一些不确定性，一般来说，手工进行参数的预算是不能缺少的一个环节。

运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。

各种电路系统中都离不开运放：从直流偏置的产生到高速放大或滤波。

运算放大器的设计基本上是分为两个部分。

第一是选择电路结构，第二是电路的各项参数的确定。

比如静态工作电流，每个管子的尺寸等参数。

这个步骤包含了电路设计的绝大部分工作。

很多参数的确定需要不断地权衡来满足性能。

该设计第二章分析电路的原理开始,第三章接着介绍对运放的各个指标做介绍和分析。

第四章以具体的指标要求为例，分析约束条件，进行手算。

之后使用HSPICE 进行电路仿真。

2电路分析2.1 电路结构选定的 COMS 二级密勒补偿运算跨导放大器的结构如图 2.1 所示。

主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。

两级CMOS运算放大器设计引言CMOS运算放大器是现代电路设计中的重要组成部分，它在模拟电路中扮演着关键的角色。

CMOS运算放大器由于其低功耗、高增益和较低的失调电压而备受青睐。

本文将介绍两级CMOS运算放大器的设计方法，包括电路结构、工作原理以及性能指标。

电路结构两级CMOS运算放大器由两个级联的CMOS差动放大器组成，它们的输出分别连接在第二级差动放大器的输入上。

这种结构能够提供更高的增益和更好的线性度。

差动放大器差动放大器是CMOS运算放大器的关键组成部分，它用于将输入信号转换为差模信号，并放大差模信号以提供一个具有高增益的输出。

CMOS差动放大器由一对输入端和一对输出端组成，每个输入端都连接了一个NMOS和一个PMOS管，这样可以实现单端输入和差分输入。

工作原理两级CMOS运算放大器的工作原理如下：1.输入信号被差动放大器的第一级转换为差模信号，并经过第一级放大。

第一级放大的输出信号被传递给第二级放大器。

2.第二级差动放大器放大差模信号，然后将其转换为单端输出信号。

3.输出信号经过一个输出级，通过一个负反馈回路被注入到第二级差动放大器的输入上。

设计步骤下面是设计两级CMOS运算放大器的一般步骤：1.确定电路的性能指标，例如增益、带宽以及失调电压等。

2.根据给定的性能指标选择差动放大器和输出级的电路结构。

3.根据选择的电路结构计算电路的参数，例如电阻、电容和晶体管的尺寸等。

4.使用电路模拟工具，例如SPICE，对电路进行仿真和优化。

5.布局电路，并进行布线。

6.进行电路的后仿真和测试。

性能指标两级CMOS运算放大器的性能指标通常包括以下几个方面：1.增益：运算放大器的增益是指输出信号相对于输入信号的放大程度。

在设计过程中，需要根据实际应用需求确定所需的增益。

2.带宽：带宽是指运算放大器能够输出一个相对稳定的放大信号的频率范围。

一般来说，带宽越大，运算放大器的性能越好。

3.失调电压：失调电压是指实际输入和理论输入之间的偏差。

CMOS 级运算放大器设计（东南大学集成电路学院）一.运算放大器概述运算放大器是一个能将两个输入电压之差放大并输出的集成电路。

运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT或FET的电子器件。

它是许多模拟系统和混合信号系统中的重要组成部分。

它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。

二.设计目标1.电路结构最基本的COMS二级密勒补偿运算跨导放大器的结构如图 1.1所示。

主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。

图1.1两级运放电路图2.电路描述电路由两级放大器组成，M1~M4构成有源负载的差分放大器，M5提供该放大器的工作电流。

M6、M7管构成共源放大电路，作为运放的输出级。

M6提供给M7的工作电流。

M8~M13组成的偏置电路，提供整个放大器的工作电流。

相位补偿电路由M14和Cc构成。

M14工作在线性区，可等效为一个电阻，与电容Cc 一起跨接在第二级输入输出之间，构成 RC密勒补偿。

3■设计指标两级运放的相关设计指标如表1。

三.电路设计第一级的电压增益:A l =G mi R, = g m2 (r o2 11 r o4) (3.1)第二级电压增益:A2 = -G m2R^ - g m6 (r o6 H r o7) (3.2) 所以直流开环电压增益:A o — Al A2 ~ —g m2 g m6 (r o2 || r o4 )( r o6 || r o7) (3.3)单位增益带宽:G B WA O f^-gm122 c (3.4)表1两级运放设计指标偏置电流:、2R C g m6 = (W/L)14Y (W 儿)131.2g m1以上公式推导过程简略，具体过程可参考相关专业书籍。

根据这些公式关系,2根据系统失调电压:转换速率:相位补偿:■KP n (W/L)i2R ； J (W/L) (W/L)12 1(3.5)(W/L)3 (W/L)4 1(W/L)5 (W/L)6(W/L)62(W/L)7SR = min *1DS5 1DS7 — 1DS5C cC L(3.6)(3.7)(W/L)6 ((W/L)11 _ g m6 +[(3.8)四.HSPICE 仿真.title test.lib E:\h05mixddst02v231.lib tt vdd vdd 0 5 vss vss 0 0.subckt opamp vn vp out vdd vss m1 2 vn 1 1 mp w=120u l=1u m2 3 vp 1 1 mp w=120u l=1u m3 2 2 vss vss mn w=40u l=1u m4 3 2 VSS vss mn w=40u l=1u m5 1 6 vdd vdd mp w=16u l=1u m6 out 3 vss vss mn w=160u l=1u m7 out 6 vdd vdd mp w=32u l=1u * bias circuit m8 6 6 vdd vdd mp w=3.2u l=1u m9 7 6 vdd vdd mp w=3.2u l=1u m10 6 7 8 vss mn w=6u l=1u m11 7 7 9 vss mn w=6u l=1u m12 8 9 10 vss mn w=24u l=1u m13 9 9 vss vss mn w=6u l=1u rb 10 vss 6k* miller cc 4 out 1.5 p cl out vss 3pm14 4 7 3 vss mn w=20u l=1u .en dsx1 vn vp out vdd vss opamp x2 vp vpout1 vdd vss opamp x3 out2 vi out2 vdd vss opamp x4 vn vn out3 vdc vss opampx5 vn vn out4 vdd vsc opamp vp vp 0 dc 2.5 ac 1 vn vn 0 dc 2.5 vi vi 0 p ulse(2 3 20ns 0.1 ns 0.1 ns 200ns 400ns)根据已经计算好的器件参数,写成电路网表。

LAB2 两级CMOS 运算放大器的设计V SSvoutiref图 1两级CMOS 运算放大器一：基本目标：参照《CMOS 模拟集成电路设计第二版》p223.例6.3-1设计一个CMOS 两级放大器，满足以下指标：5000/(74)v A V V db = 2.5DD V V = 2.5SS V V =-5GB MHz = 10L C pF = 10/SR V s μ>out V V ±范围=2 1~2ICMR V =- 2diss P mW ≤相位裕度：60为什么要使用两级放大器，两级放大器的优点：单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。

在单级放大器中，增益是与输出摆幅是相矛盾的。

要想得到大的增益我们可以采用共源共栅结构来极大地提高输出阻抗的值，但是共源共栅结构中堆叠的MOS 管不可避免地减少了输出电压的范围。

因为多一层管子就要至少多增加一个管子的过驱动电压。

这样在共源共栅结构的增益与输出电压范围相矛盾。

为了缓解这种矛盾引进了两级运放，在两极运放中将这两点各在不同级实现。

如本文讨论的两级运放，大的增益靠第一级与第二级相级联而组成，而大的输出电压范围靠第二级这个共源放大器来获得。

表1 典型的无缓冲CMOS 运算放大器特性二：两级放大电路的电路分析：图1中有多个电流镜结构，M5,M8组成电流镜，流过M1的电流与流过M2电流1,23,45/2d d d I I I ==，同时M3，M4组成电流镜结构，如果M3和M4管对称，那么相同的结构使得在x ，y 两点的电压在Vin 的共模输入范围内不随着Vin 的变化而变化，为第二极放大器提供了恒定的电压和电流。

图1所示，Cc 为引入的米勒补偿电容。

表2 0.5m μ工艺库提供的模型参数表3 一些常用的物理常数利用表2、表3中的参数/OX ox ox C t ε=0oxK C μ'=计算得到2110/NK A V μ'≅ 262/PK A V μ'≅ 第一级差分放大器的电压增益为：1124m v ds ds g A g g -=+ （1）第二极共源放大器的电压增益为6267m v ds ds g A g g -=+ （2）所以二级放大器的总的电压增益为16261224675246672()()m m m m v v v ds ds ds ds g g g g A A A g g g g I I λλλλ===++++ （3）相位裕量有111121180tan ()tan ()tan ()60M GB GB GB p p z ---Φ=±---=要求60°的相位裕量，假设RHP 零点高于10GB 以上11102tan ()tan ()tan (0.1)120v GBA p ---++= 102tan ()24.3GBp -= 所以2 2.2p GB ≥ 即622.2()m m L cg gC C > 由于要求60的相位裕量，所以626210()10m m m m c cg gg g C C >⇒> 可得到 2.20.2210Lc L C C C >==2.2pF 因此由补偿电容最小值2.2pF ，为了获得足够的相位裕量我们可以选定Cc=3pF 考虑共模输入范围：在最大输入情况下，考虑M1处在饱和区，有3131(max)(max)DD SG n IC n TN IC DD SG TN V V V V V V V V V V --≥--⇒≤-+ （4）在最小输入情况下，考虑M5处在饱和区，有1515(min)(min)IC SS GS Dsat IC SS GS Dsat V V V V V V V V --≥⇒≤++ （5）而电路的一些基本指标有11m v Cg p A C =-（6） 62m Lg p C =-（7） 61m Cg z C =（8） 1m Cg GB C =（9） CMR:正的CMR in31()()DD T T V V V +（最大）=V 最大最小 (10)负的CMR in15()()SS T DS V V V ++（最小）=V 最大饱和(12)由电路的压摆率5d CI SR C =得到 5d I =(3*10-12)()10*106)=30μA(为了一定的裕度，我们取40iref A μ=。

1前言12二级运算放大器电路 12.1电路结构 12.2设计指标 23 Cadence仿真软件 33.1 schematic原理图绘制 33.2 生成测试电路 33.3 电路的仿真与分析 43.1.1直流仿真 43.1.2交流仿真 43.4 版图绘制 53.4.1差分对版图设计 63.4.2电流源版图设计 73.4.3负载MOS管版图设计 73.5 DRC & LVS版图验证 83.5.1 DRC验证 83.5.2 LVS验证 8 4结论 95参考文献 9本文利用cadence软件简述了二级运算放大器的电路仿真和版图设计。

以传统的二级运算放大器为例，在ADE电路仿真中实现0.16umCMOS工艺，输入直流电源为5v，直流电流源范围27~50uA,根据电路知识，设置各个MOS管合适的宽长比，调节弥勒电容的大小，进入stectre仿真使运放增益达到40db，截止带宽达到80MHz和相位裕度至少为60。

版图设计要求DRC验证0错误，LVS验证使电路图与提取的版图相匹配，观看输出报告，要求验证比对结果一一对应。

关键词：cadence仿真，设计指标，版图验证。

AbstractIn this paper, the circuit simulation and layout design of two stage operational amplifier are briefly described by using cadence software. In the traditional two stage operational amplifier as an example, the realization of 0.16umCMOS technology in ADE circuit simulation, the input DC power supply 5V DC current source 27~50uA, according to the circuit knowledge, set up each MOS tube suitable ratio of width and length, the size of the capacitor into the regulation of Maitreya, the simulation of stectre amplifier gain reaches 40dB, the cut-off bandwidth reaches 80MHz and the phase margin of at least 60.. The layout design requires DRC to verify 0 errors, and LVS validation makes the circuit map matching the extracted layout, viewing the output report, and requiring verification to verify the comparison results one by one.Key words: cadence simulation, design index, layout verification.1前言近几年来，人们已投入很大力量研究版图设计自动化，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。

CMOS两级运算放大器设计CMOS（互补金属氧化物半导体）两级运算放大器是一种常用的放大器设计，可以用于信号放大、滤波、放大器链路等应用。

本文将对CMOS两级运算放大器的设计进行详细叙述。

首先，设计CMOS差动对。

差动对由两个MOSFETs组成，其中一个为p-MOSFET，另一个为n-MOSFET。

这两个MOSFETs的栅极交叉，源极相连，并接入一个电流源。

这样可以使输入信号以差分模式进入放大器。

然后，设计CMOS差动对的偏置电路。

偏置电路主要是为了使CMOS差动对能够正常工作。

其中，主要包括两个电流源和一个电流镜。

电流源为差动对提供恒定电流，电流镜用于分配输入级和输出级的电流。

通过适当选择偏置电流的大小，可以控制放大器的增益和输出幅度。

接下来，设计中间电压增益级。

增益级主要由两个共尺极级组成，通过增加电阻、电容等元件来实现电压放大。

增益级的输出连接到输出级的输入，将中间电压信号传递到输出级进行电流差分放大。

最后，设计输出级。

输出级主要由两个MOSFETs组成，其中一个为p-MOSFET，另一个为n-MOSFET。

这两个MOSFETs的栅极相连，并连接到输入级的输出。

通过适当控制输出级电压的变化，可以实现电流信号的放大。

在CMOS两级运算放大器的设计过程中，需要考虑的因素包括放大器的增益、带宽、输入输出阻抗、偏置电流等。

根据具体的应用需求，可以平衡这些因素来进行合适的设计。

在设计完成后，需要进行电路仿真和调试。

可以使用软件工具如Spice来进行电路模拟，并根据模拟结果进行调整和优化。

在实际测试中，可以通过改变输入信号的频率和幅度，观察输出信号的响应，并与设计要求进行对比。

总结起来，CMOS两级运算放大器设计是一个复杂的过程，需要考虑多个因素，并进行合适的优化。

通过合理的设计和调试，可以获得满足设计要求的放大器电路。

两级全差动运算放大器的设计班级:自动化0905姓名:余陆洋学号:U200914361同组人姓名:刘洁、戴伟、王睿祺题目要求根据性能指标的要求，选择合适的放大器类型，采用0.18um CMOS 工艺，设计一个两级运算放大器性能指标如下：电源电压： 1.8V 第一级增益： ≥20dB 第一级GBW: ≥500MHz 两级增益： ≥80dB 相位裕度： ≥60º差分压摆率： ≥200V/us等效输入参考噪声：200nV/Hz @1MHz 负载电容： ≤1pF静态功耗： 尽可能小，不做具体要求人员分工余路洋：运放整体仿真 刘洁：网表的编写戴伟：第一级运放与第二级运放的仿真 王睿祺：电路参数的设计整体设计1） 基本参数设定mV V V TH G S 200=- V V TN 5.0=V V TP 4.0-= 4106.4-⨯=ox n C u4103.2-⨯=ox p C u2） 基本公式Lmip c g GBW π2=tn ds Dm v v I g -=2 2)(21TH GS ox D V V L WuC I -=3） 第一级运放设计：inn由题目可知，要满足设计要求最主要的是确定MOS 管的宽长比以及偏置电流。

我们取负载电容为L c =0.4Pf ，由此可确定ID 的大小，又由于mV V V TH G S 200=-所以由图可知,增益：30db,GBW>500W.4） 第二级运放设计增益>50db5）整体设计a)增益>80dbb)由下图可以看出相位裕度>60o,满足要求差分压摆率>0.4v/2ns=200V/us,所以满足要求c)等效输入参考噪声在1MHz时<200nV/Hz.d)静态功耗:网表程序*two_stage_amp.option post=2 numdgt=7 tnom=27.lib 'C:\rf018.l' tt.global VDD! GND!.PARAM************************************************************************ * Library Name: Mixer_Down* Cell Name: amp_stage_two* View Name: schematic************************************************************************.SUBCKT amp_stage_two Iref2 Vb2 Vb3 Vb4 Vcm Vin Vip Voutn Voutp*.PININFO Iref2:I Vb2:I Vb3:I Vb4:I Vcm:I Vin:I Vip:I Voutn:O Voutp:OMM7 net087 Vb2 vdd! vdd! pch l=300n w=805n m=1MM6 Voutp Vb3 net087 vdd! pch l=300n w=5.39u m=1MM5 net33 Vb2 vdd! vdd! pch l=300n w=805n m=1MM4 Voutn Vb3 net33 vdd! pch l=300n w=5.39u m=1MM12 net33 Vip net30 gnd! nch l=300n w=2u m=1MM13 net087 Vin net30 gnd! nch l=300n w=2u m=1MM11 Iref2 Iref2 gnd! gnd! nch l=280.0n w=2u m=1MM10 net30 Iref2 gnd! gnd! nch l=280.0n w=3u m=1MM3 Voutp Vb4 net42 gnd! nch l=400n w=805n m=1MM2 net42 Vcm gnd! gnd! nch l=1u w=405n m=1MM1 Voutn Vb4 net46 gnd! nch l=400n w=805n m=1MM0 net46 Vcm gnd! gnd! nch l=1u w=405n m=1.ENDS************************************************************************ * Library Name: Mixer_Down* Cell Name: amp_stage_one* View Name: schematic************************************************************************.SUBCKT amp_stage_one Iref1 Vcm Vin Vip Voutn Voutp*.PININFO Iref1:I Vcm:I Vin:I Vip:I Voutn:O Voutp:OMM5 Iref1 Iref1 vdd! vdd! pch l=1u w=105.0000u m=1MM4 net23 Iref1 vdd! vdd! pch l=1u w=900.0000u m=1MM3 Voutp Vin net23 vdd! pch l=180.0n w=705.0000u m=1MM2 Voutn Vip net23 vdd! pch l=180.0n w=705.0000u m=1MM1 Voutn Vcm gnd! gnd! nch l=180.0n w=5.645u m=1MM0 Voutp Vcm gnd! gnd! nch l=180.0n w=5.645u m=1.ENDS************************************************************************ * Library Name: Mixer_Down* Cell Name: two_stage_amp* View Name: schematic************************************************************************ *.PININFO Vb2:I Vb3:I Vb4:I Vcm:I Vin:I Vip:I Voutn:O Voutp:OCC2 Voutp gnd! 1.0000p $[CP]CC5 net048 Voutp 20f $[CP]CC3 Voutn gnd! 1.0000p $[CP]CC4 net049 Voutn 20f $[CP]XI22 net044 Vb2 Vb3 Vb4 Vcm Vin Vip net049 net048 / amp_stage_two *.SUBCKT amp_stage_two Iref2 Vb2 Vb3 Vb4 Vcm Vin Vip Voutn VoutpXI21 net076 Vcm net049 net048 Voutn Voutp / amp_stage_one*.SUBCKT amp_stage_one Iref1 Vcm Vin Vip Voutn Voutp*.SUBCKT two_stage_amp Vb2 Vb3 Vb4 Vcm Vin Vip Voutn VoutpVVin Vin 0 DC 0.9 AC 1.0VVip Vip 0 DC 0.9 AC 1.0 180VVb2 Vb2 0 0.8VVb3 Vb3 0 0.5VVb4 Vb4 0 1.3VVcm Vcm 0 0.9VVdd vdd! gnd! 1.8Iref1 net076 0 180uIref2 vdd! net044 10u*VVin Vin 0 0 PULSE 0 1.0 0.1N .1N .1N 100N 100N*RVip Vip 0 1k*.TRAN 0.1N 100N*.PRINT TRAN V(Vin) V(Voutn).AC DEC 10 1 3G.PRINT AC VDB(Voutp) VP(Voutp).noise V(Voutp) VVip 10.END。

CMOS两级运算放大器设计报告CMOS两级运算放大器设计及仿真实验报告班级：学号：姓名：日期：一、运算放大器设计简介运算放大器是许多模拟及数模混合信号系统中一个十分重要的部分。

各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。

运算放大器的设计可分为两个步骤。

第一步是选择或搭建运放的基本结构，绘出电路结构草图。

确定好的电路结构不能轻易修改。

运算放大器的电路结构确定之后需要选择直流电流，手工设计管子尺寸，以及设计补偿电容等关键参数。

为了满足运放的交流和直流需要，所有管子必须设计出合适尺寸。

在手工计算的基础上，运用CandenceVirtuoso电路设计软件进行图形绘制，参数赋值，仿真分析。

在分析仿真结果的基础上判断电路是否符合设计要求。

若不符合，再回到手工计算，调试电路。

二、设计目标电路参数要求：(1)直流或低频时的小信号差模电压增益Avd = 4000V/V(72dB)(2)增益带宽积GBW = 10MHz(3)输入共模电压范围Vcm,min = 0.4V，Vcm,max = 1.5V(4)输出电压摆幅0.2V < Vout < 1.5V(5)相位裕度PM = 60(6)负载电容CL = 1pF(7)电源电压VDD = 1.8V使用CMOS-90nm工艺库。

三、电路设计1.电路结构最基本的CMOS二级密勒补偿运算跨导放大器的结构如下图所示。

主要包括四大部分：第一级双端输入单端输出差分放大级、第二级共源放大级、直流偏置电路及密勒补偿电路。

2.电路描述输入级放大电路由PM0、PM2、NM1、NM3组成，其中PM0与PM2组成电流源偏置电路，NM1与NM3组成差分放大电路，输入端分别为IN1和IN2，单端输出。

如下图所示。

输出级放大电路由PM1和NM4组成，其中PM1为共源放大级电路，NM4为电流源偏置电路。

如下图所示。

电流源偏置电路由NM0、NM2与NM4组成，其中NM0接偏置电流源，电流源电流为30uA。