数字电路课程设计—六进制同步加法计数器和序列信号发生器(010001)

001011101××××××110000111六进制同步加法计数器（无效状态为010，100）3.1 目的和意义通过课程设计锻炼动手能力和思维能力检测实际操作能力以及所学知识。

增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。

扩展知识面。

使自己对所学知识有一个总括的把握。

3.2 设计要求及分析3.2.1 要求：设计一个六进制同步加法计数器（无效状态为010，100）3.2.2 设计总框图：六进制同步加法计数器8421 BCD 码CP输入加法计数器脉冲.3 设计过程3.3.1 状态图000 001 011 101 110 1113.3.2 选择触发器、求时钟方程、和状态方程1、 选择触发器由于JK触发器功能齐全、使用灵活，故选用3个下降沿出发的边沿JK 触发器。

2、 求时钟方程CP 0=CP 1=CP 2==CP3、 卡诺图 Q n 1Q n 0Q n 2 00 01 11 101Q 2n+1卡诺图为：001××11010××11111××1Q n 1Q n 0Q n 2 00 01 11 100 1Q 1n+1卡诺图为：Q n 1Q n 0Q n 2 00 01 11 100 1Q 0n+1 卡诺图为：Q n 1Q n 0Q n 2 00 01 11 100 14、 状态方程：Q 2n+1=Q n 2 Q n 1 +(Q n 0+Q n 1)Q n 2Q 1n+1= Q n 0Q n 1+ Q n 0Q n 1Q 0n+1 = Q n 0 + Q n 2Q n 15、 驱动方程为：J 2= Q n 1 K 2= Q n 1Q n 0J 1= Q n 0 K1= Q n 0J 0 =1 K 0= Q n 2.3 逻辑接线图3.4 电路原理图3.5实验仪器74LS112芯片2块，74LS08芯片1块，开关导线若干.6 实验结论（分析实验中出现的故障及产生的原因）实验正常，每个芯片运行正常。

课程设计任务书目录1 数字电子设计部分 (1)2 模拟电子设计部分 (8)2.1 课程设计的目的与作用................................ 错误!未定义书签。

2.1.1课程设计....................................... 错误!未定义书签。

2.2 设计任务、及所用multisim软件环境介绍............... 错误!未定义书签。

2.3 电路模型的建立...................................... 错误!未定义书签。

2.4 理论分析及计算...................................... 错误!未定义书签。

2.5 仿真结果分析........................................ 错误!未定义书签。

2.6 设计总结和体会...................................... 错误!未定义书签。

2.7 参考文献............................................ 错误!未定义书签。

正文（宋体，小四）1 数字电子设计部分题目一 三进制二进制同步减法计数器的设计（无效态001，010）一．课程设计的目的1、了解串行序列信号检测器的工作原理和逻辑功能2、掌握串行序列信号检测器电路的分析，设计方法及应用。

3、学会正确使用JK 触发器。

二．设计的总体框图Y三。

设计过程1.状态图000 111 110 101 100 0112.时序图/0 /0 /0 /0/0/1CPQ2nQ1nQ0n3.触发器名称：选用三个CP下降沿触发的边沿JK触发器74LS1124.状态方程.驱动方程.时钟方程时钟方程:CP=CP0=CP1=CP2Q n1Q0nQ2n00 01 11 100 111XXX000XXX1 011100110 101Q1n Q0nQ2n00 01 11 100 1 X 0 X1 0 1 1 1Q2n+1的卡诺图Q1n+1的卡诺图n+1的卡诺图Q由卡诺图得出的状态方程Q2n+1=Q2n Q1n+ Q2n（Q0n +Q1n）Q1n+1=Q0Q1n+ Q1n Q0n Q2nQ0n+1= Q0n 由卡诺图得出的驱动方程:J0=1 J1= Q0n J2=Q1nK0=1k1=Q0n Q2n K2=Q1n Q0n检查能否自启动：010110001（有效状态）可以自启动四.设计的逻辑电路图题目二 序列信号发生器的设计（检测序列为100111）一、 课程设计的目的1、了解序列信号发生器的工作原理和逻辑功能2、掌握序列信号发生器电路的分析，设计方法及应用。

表1 十进制计数器功能表CP RD` LD` EP ET 工作状态×0 ××置零↑ 1 0 ××预置数× 1 1 0 1 保持× 1 1 ×0 保持↑ 1 1 1 1 计数连接方式如图：图2 十进制计数器（个位）2、十进制计数器（十位）电路图3 十进制计数器（十位）3、时钟脉冲电路图4 时钟脉冲电路4、置数电路图5 置数电路5、进位电路图6 进位电路6、译码显示电路图7 译码显示电路三、绘制原理图1、完整原理图图7 计数器原理图2、选定仪器列表仪器名称型号数量用途同步十进制计数器74LS160 2片极联构成60进制计数器与门与非门非门74LS21D74LS00D74LS04D各1个辅助设计构成其他计数器共阴极显示器DCD-HEX 2只显示数字计数电压源1个提供脉冲电压表二原理图仪器列表四、测试方案测试步骤：1）进入Multisim7界面图8 软件页面2）右击空白处，选择放置元件，进入元器件选择区，选择要放置的元件，然后单击好。

图9 放置元件3）放置好各种器件之后，即可进行线路连接，同时标明所需参数值。

设置元器件的参数时，用鼠标双击，弹出属性对话框，分别给元件赋值，并设置名称标号。

图10 元器件属性图4）确认电路无误后，即可单击仿真按钮，实现对电路的仿真工作。

5）观察结果看是否与理论分析的预测结果相同。

五、测试验证结果与分析1、验证结果以下两个仿真结果分别是计数器计数的仿真起点00和仿真终点59，之后计数器会自动恢复原来的00起点继续进行循环计数，并且进位输出灯会在59时发光。

图11 60进制计数器起点00 图12 60进制计数器终点592、理论分析本计数器由两个10进制计数器构成60进制计数器的接线图，右边的10进制计数器作为个位，左边的10进制计数器作为十位。

输入端全部接地，计数开始循环一周后通过置位法自动进行归00，之后再继续循环计数。

成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)2 设计任务 (1)2.1同步计数器 (1)2.2串行序列信号发生器 (1)2.3设计集成芯片计数器 (2)3设计原理 (2)3.1同步计数器 (2)3.2串行序列信号发生器 (3)3.3集成芯片计数器 (3)4实验步骤 (3)4.1同步计数器的设计 (3)4.2串行序列发生器 (7)4.3用集成芯片设计计数器 (11)5设计总结 (13)6参考文献 (13)1 课程设计的目的与作用（1）了解同步计数器及序列信号发生器工作原理，会用分立的或集成的芯片设计并调试相应的电路。

（2）掌握计数器电路的分析，设计及应用，可以用相应的实物芯片及实验箱设计出简单地计数器。

（3）掌握序列信号发生器的分析，设计方法及应用。

（4）掌握用集成芯片设计N位计数器的方法。

（5）锻炼同学们的动手能力，通过理论与实际的联系增强同学们对理论知识的理解。

2 设计任务2.1同步计数器（1）设计一个六进制同步加法计数器（无效态：010，111）。

（2）在实验中选用合适的触发器，组合电路可以选用与非门或与非门。

（3）根据同步计数器原理设计相应的加法计数器电路图。

（4）根据设计好的电路图用Multisim进行仿真，并且调试电路发现电路中的错误并加以改正。

（5）检查无误后用数字电子技术实验箱及相应的元件及导线连接实物电路，并测试电路功能。

2.2串行序列信号发生器（1）设计一个序列信号发生器，其中序列为（010100）。

（2）实验中选择合适的芯片，可以选用与非门和与门。

（3）根据串行序列发生器原理设计串行序列发生器原理图。

（4）根据电路原理图使用Multisim进行仿真。

（5）检测电路功能，确保电路可以正常工作。

2.3设计集成芯片计数器（1）用集成芯片设计一个26进制加法器并显示。

（2）根据要求选用适当的芯片。

（3）在选好的芯片的基础上设计电路。

（4）在Multisim软件环境下进行仿真，调试电路确保电路连接正确。

目录数字电子设计部分 (1)1课程设计的目的与作用 (1)2 课程设计的任务 (1)3电路设计方案 (1)3.1 六进制同步减法器设计电路的理论分析 (1)1.2串行序列发生电路设计 (5)1.3二十四进制计数器电路设计 (9)4设计总结和体会 (11)5参考文献 (12)数字电子设计部分1课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。

0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。

课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。

课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。

2 课程设计的任务1、六进制同步减法计数器（无效态：010，011）2、串行序列检测器（检测序列：101110）3、二十四进制计数器3电路设计方案3.1 六进制同步减法器设计电路的理论分析设计的总体框图cp图11.原始状态图的建立：所给无效状态为010,011，对其余有效状态进行逻辑抽象可以得到减法器设计电路的原始状态图如图2所示：/1 /0 /0 /0 /0000 111 110 101 100 001/0 /Y排列：Q 2n Q 1n Q 0n图2减法器的状态图2.时钟方程、输出方程和状态方程：由于JK 触发器功能齐全、使用灵活，本设计选用3个CP 下降沿触发的边沿ＪＫ触发器。

采用同步方案，故取CP 0= CP 1= CP 2= CP (CP 是整个设计的时序电路的输入时钟脉冲)。

题中所给无效状态是010、011，其所对应的最小项n Q 2n Q 1nQ 0和nn n Q Q Q 012为约束项。

由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y 的卡诺图，如图3所示：图3 输出Y 的卡诺图由以上卡诺图可得输出状态方程为：Y= n nQ Q 02。

数电模电课程设计--六进制同步加法计数器目录1 数字电子设计部分......................................... 错误!未定义书签。

1.1六进制同步加法计数器1.1.1课程设计的目的1.1.2设计的总体框图1.1.3设计过程1.1.4设计的逻辑电路图1.1.5设计的电路原理图1.1.6实验仪器1.1.7实验结论（分析实验中出现的故障及产生的原因1.1.6实验仪器1.1.7实验结论（分析实验中出现的故障及产生的原因1.2串型数据检测器1.2.1课程设计的目的1.2.2设计的总体框图1.2.3设计过程1.2.4设计的逻辑电路图1.2.5设计的电路原理图1.2.6实验仪器1.2.7实验结论（分析实验中出现的故障及产生的原因）1.3参考文献2 模拟电子设计部分......................................... 错误!未定义书签。

2.1 课程设计的目的与作用............................. 错误!未定义书签。

2.1.1课程设计 ................................ 错误!未定义书签。

2.2 设计任务、及所用multisim软件环境介绍............ 错误!未定义书签。

2.3 电路模型的建立................................... 错误!未定义书签。

2.4 理论分析及计算................................... 错误!未定义书签。

2.5 仿真结果分析..................................... 错误!未定义书签。

2.6 设计总结和体会................................... 错误!未定义书签。

2.7 参考文献......................................... 错误!未定义书签。

数字电子技术课程设计报告书课题名称 同步六进制加法计数器姓 名陈卓楠学 号 1412502-49 院、系、部 通信与电子工程学院 专 业 电子科学与技术 指导教师张学军副教授2016年 7月 5 日※※※※※※※※※※※※※※※ ※※※※※※※※※2014级电子科学与技术 数字电子技术课程设计同步六位加法计数器的设计与仿真1 设计目的（1）熟悉集成电路的引脚安排。

（2）掌握各芯片的逻辑功能以及使用方法。

（3）了解同步六位加法计数器电路组成及工作原理。

（4）熟悉同步六位加法计数器电路设计和制作。

2 设计思路（1）写出Sn 的二进制代码； （2）列出状态表；（3）进行电路分析并画出逻辑电路图； （4）用Multisim 仿真。

3 设计过程3.1 写出Sn 的二进制代码12345Q Q Q Q Q LD = 3.2列出状态表74161的状态表1-13.3电路分析及画出逻辑电路图获得N 进制计数器的常用方法有两种：一是用时钟触发器和门电路进行设计；二是用集成计数器构成。

本次设计就是利用集成计数器来实现。

集成计数器一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分，有的集成计数器采用同步方式——当CP触发沿到来时才能完成清零或置数任务，有的则采用异步方式——通过时钟触发器异步输入端实现清零或置数，与CP信号无关。

在做过具体介绍的集成计数器中，通过状态表可以很容易的就能鉴别其清零和置数方式。

经实验可知用74161可以构成N进制加法计数器，同时74161还具有同步置数、异步清零和保持的功能，74163除了采用同步清零方式外，其逻辑功能、技术工作原理和外引线排列于74161没有区别，同时也可以用其他芯片构成N 进制加法计数器且还可以构成减法计数器，有的也可以构成可逆计数器。

第一个显示器代表低位，第二的显示器代表高位，从零开始一直显示到六十三位，可以构成六十三位加法器。

3.4用Multisim进行仿真仿真图1-24主要仪器和设备Multisim12仿真软件；数字原理实验系统一台；集成电路芯片：74161二片；导线若干。

目录1.课程设计的目的与作用..............................................................................................2.设计任务......................................................................................................................3.设计及仿真分析过程 ..................................................................................................3.1六进制同步加法计数器（无效态010,100）.................................................3.1.1设计过程................................................................................................3.1.2输出转换设计........................................................................................3.1.3仿真分析................................................................................................3.2 74160构成50进制同步加法计数器并显示 ..................................................2.1设计要求..................................................................................................功能简介 .........................................................................................................3.2.3仿真分析................................................................................................4实验仪器......................................................................................................................5设计总结和体会..........................................................................................................6参考文献......................................................................................................................1.课程设计的目的与作用1.加深对教材的理解和思考，并通过实验设计、验证证实理论的正确性。

目录1课程设计目的及要求 (1)1.1 课程设计的目的 (1)1.2课程设计的要求 (1)23位二进制同步加法计数器（无效状态为010，101） (1)2.1基本原理 (1)2.2设计过程 (1)2.2.1状态图 (1)2.2.2卡诺图 (2)2.2.3特性方程，驱动方程 (4)2.3检查能否自启动 (4)3序列信号发生器（010001） (5)3.1基本原理 (5)3.2设计过程 (5)3.2.1特性表 (5)3.2.2输出方程 (5)3.2.2卡诺图 (5)3.24输出方程 (5)3.3设计电路图........................................................... (6)4设计总结和体会 (7)5参考文献.............................................................. (8)1课程设计目的及要求1.1课程设计的目的1.学会使用数字电子实验平台2.熟悉各个芯片和电路的接法3.熟练掌握设计触发器的算法4.懂得基本数字电子电路的功能，会分析，会设计1.2 课程设计的要求1.设计六进制同步加法计数器（无效状态为010 101）2.设计一个序列信号发生器（期序列为010001）2设计六进制同步加法计数器(无效状态为010 101)2.1 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。

计数器不仅有加法计数器，也有减法计数器。

一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。

同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。

设计同步计数器按照下面的思路进行分析！000 001 100 1102.2.2 卡诺图00 01 11 10001 011 100 xxx 110xxx000111图 2.100 01 11 100 0 1 x 1x1图 2.200 01 11 100 1 0 x 1x1图 2.30 1Q 1nQ 0n Q 2nQ 1nQ 0n Q 2n 0 1Q 1n+1的卡诺图 Q 1nQ 0n Q 2n0 100 01 11 101 1 0 x 0x1图 2.42.2.3 驱动方程 状态方程 状态方程:⎪⎩⎪⎨⎧+=+=+=+++nn n n n nn n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 101210200111201212 驱动方程： nQJ 12=n Q K 02=n n Q Q J 201= nn Q Q K 201=nn Q Q J 210=n n Q Q K 210=2.3检查电路能否自启动:Q 1nQ 0n Q 2n0 13 序列信号发生器（序列010001）3.1 基本原理序列信号发生器是能够依据时钟信号输出规定序列代码的一种时序电路。

1.课程设计目的与作用1.1了解同步计数器及序列信号发生器工作原理；1.2掌握计数器电路的分析，设计方法及应用；1.3掌握序列信号发生器的分析，设计方法及应用；2设计任务2.1六进制同步计数器1.使用设计一个循环型3位2进制加法计数器，其中无效状态为（001，101），组合电路选用与门和与非门等。

2.根据自己的设计接线。

3.检查无误后，测试其功能。

2.2序列信号发生器1.使用设计一个能循环产生给定序列的序列信号发生器，其中发生（101011），组合电路选用与门和与非门等。

2. 根据自己的设计接线。

3.检查无误后，测试其功能。

2.3加法计数器1.基于集成芯片74ls163 和门电路组成一个24进制激发计数器并显示计数过程2. 根据自己的设计接线。

3.检查无误后，测试其功能。

3设计原理3.1同步计数器（1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。

计数器按长度可分为：二进制，十进制和任意进制计数器。

计数器不仅有加法计数器，也有减法计数器。

如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。

在同步计数器中，个触发器共用同一个时钟信号。

（2）时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的词态方程；再根据给定初太，一次迭代得到特征转换表，分析特征转换表画出状态图。

（3）设计过程：设计流程如图1所示。

图1 同步时序逻辑电路设计流程3.1.1加法计数器CP是输入计数脉冲，所谓计数，就是记CP脉冲个数，每来一个CP脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP脉冲，计数器归零的同时给高位进位，即要给高位进位信号。

3.1.2减法计数器CP 是输入减法计数脉冲，每输入一个CP 脉冲，计数器就减一个1，当不够减时就向高位借位，显然向高位借来的1应当8,8-1=7。

成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)2 设计任务 (1)2.1同步计数器 (1)2.2串行序列信号发生器 (1)2.3设计集成芯片计数器 (2)3设计原理 (2)3.1同步计数器 (2)3.2串行序列信号发生器 (3)3.3集成芯片计数器 (3)4实验步骤 (3)4.1同步计数器的设计 (3)4.2串行序列发生器 (7)4.3用集成芯片设计计数器 (11)5设计总结 (13)6参考文献 (13)1 课程设计的目的与作用（1）了解同步计数器及序列信号发生器工作原理，会用分立的或集成的芯片设计并调试相应的电路。

（2）掌握计数器电路的分析，设计及应用，可以用相应的实物芯片及实验箱设计出简单地计数器。

（3）掌握序列信号发生器的分析，设计方法及应用。

（4）掌握用集成芯片设计N位计数器的方法。

（5）锻炼同学们的动手能力，通过理论与实际的联系增强同学们对理论知识的理解。

2 设计任务2.1同步计数器（1）设计一个六进制同步加法计数器（无效态：010，111）。

（2）在实验中选用合适的触发器，组合电路可以选用与非门或与非门。

（3）根据同步计数器原理设计相应的加法计数器电路图。

（4）根据设计好的电路图用Multisim进行仿真，并且调试电路发现电路中的错误并加以改正。

（5）检查无误后用数字电子技术实验箱及相应的元件及导线连接实物电路，并测试电路功能。

2.2串行序列信号发生器（1）设计一个序列信号发生器，其中序列为（010100）。

（2）实验中选择合适的芯片，可以选用与非门和与门。

（3）根据串行序列发生器原理设计串行序列发生器原理图。

（4）根据电路原理图使用Multisim进行仿真。

（5）检测电路功能，确保电路可以正常工作。

2.3设计集成芯片计数器（1）用集成芯片设计一个26进制加法器并显示。

（2）根据要求选用适当的芯片。

（3）在选好的芯片的基础上设计电路。

（4）在Multisim软件环境下进行仿真，调试电路确保电路连接正确。

同步递增六进制计数器d触发器-回复一、引言（100字）在数字电路中，计数器是一种常见的电子元件，用于计量和记录输入脉冲的数量。

六进制计数器是一种特殊的计数器，其计数范围为0-5，通过D 触发器和同步递增方式实现计数。

本文将详细介绍六进制计数器的工作原理、设计步骤和应用场景，以帮助读者更好地理解和应用该计数器。

二、六进制计数器的工作原理（200字）六进制计数器由若干个D触发器和逻辑门构成。

D触发器是一种基本的存储元件，通过时钟信号的作用，在每个时钟脉冲到来时将输入数据存储到输出端。

六进制计数器采用同步递增的方式，即在每个时钟脉冲到来时，将当前计数值加1，并将结果作为触发器的输入信号。

同时，通过逻辑门的控制，实现了六进制计数器的循环。

三、六进制计数器的设计步骤（600字）1. 确定计数范围：确定计数器的范围非常重要。

六进制计数器的范围为0-5，因此需要确定所需的D触发器数量。

通常情况下，每个触发器可以存储一位二进制数，因此需要至少3个D触发器来实现六进制计数器。

2. 确定逻辑门的类型：根据设计需求和计数器规模，确定所需逻辑门的类型。

常用的逻辑门有与门、或门和非门，可以根据实际需要选择适合的逻辑门。

3. 构建触发器和逻辑门的电路图：根据确定的计数器范围和所需逻辑门的类型，绘制触发器和逻辑门的电路图。

按照数据流的方向连接各个触发器，并使用逻辑门实现计数器的循环。

4. 配置触发器输入：配置D触发器的输入，使其按照所需的计数规则进行计数。

根据六进制计数器的规则，D触发器的输入应该依次为011、100、101、110、111、000。

通过设置输入端的开关状态或信号控制，实现对六进制计数器的控制。

5. 确定时钟信号：通过时钟信号来控制六进制计数器的计数过程。

时钟信号的频率和稳定性对计数器的精度和稳定性有重要影响，需要根据实际需要确定合适的时钟信号。

6. 搭建实验电路和进行测试：根据电路图连接实验电路，并使用示波器等工具进行测试。

同步递增六进制计数器d触发器-回复同步递增六进制计数器D触发器在数字电路设计中，计数器是非常常见且重要的电子元件。

计数器可以被用于各种应用，例如时钟、信号分析、计时器等等。

其中一种常见的计数器是同步递增六进制计数器D触发器。

本文将一步一步地介绍这个计数器的工作原理和实现方式。

1. 了解二进制和六进制在开始介绍计数器之前，我们首先要了解二进制和六进制的概念。

二进制是一种由0和1组成的数字系统，而六进制是一种由0到5的数字组成的数字系统。

六进制比二进制更加紧凑，因为一个六进制数位可以表示从0到5的6个不同的值，而一个二进制数位只能表示0或1。

2. 理解触发器触发器是一种用于存储和处理数字信号的电子元件。

D触发器是最简单也是最常用的一种触发器。

它有两个输入端（D和时钟）和两个输出端（Q 和Q’）。

D输入端用于输入数据，而时钟输入端用于控制触发器的时序。

D触发器在时钟信号上升沿或下降沿时将D输入的值传递给输出Q。

3. 实现同步递增计数器同步递增六进制计数器可以通过串联多个D触发器来实现。

每个D触发器都负责存储计数器中的一个六进制数位。

首先，我们将六进制数位的个数设定为4（能表示的最大数为5555）。

因此，我们需要使用4个D触发器来实现该计数器。

首先，第一个D触发器（最低位）接收到时钟信号和递增信号（INCR）。

递增信号是一个二进制信号，用于控制计数器的加一操作。

当递增信号为1时，计数器就会加一；当递增信号为0时，计数器将不做任何操作。

接下来，我们将第一个D触发器的输出（Q）与第二个D触发器的D输入相连。

这样，当第一个触发器触发时，第二个触发器的D输入就会被第一个触发器的输出值控制。

我们按照同样的方式，将每个下一位的D触发器的D输入与上一个触发器的输出相连。

这样，当上一个触发器触发时，下一个触发器的D输入就会被上一个触发器的输出值控制。

最后，将最高位（最后一个D触发器）的输出（Q）与一个递增信号发生器相连，以便控制整个计数器的递增操作。

目录目录 (1)1 数字电子设计部分 (3)题目一六进制同步减法计数器（无效态：010,011） (3)1.1.1课程设计的目的 (3)1.1.2设计的总体框图 (3)1.1.3设计过程 (3)1.1.4逻辑电路图 (5)1.1.5实际电路图 (6)1.1.6实验仪器 (6)1.1.7实验结论 (6)题目二序列发生器的设计（序列101110） (7)1.2.1课程设计的目的 (7)1.2.2设计的总体框图 (7)1.2.3设计过程 (7)1.2.4逻辑电路图 (9)1.2.5实际电路图 (9)1.2.6实验仪器 (10)1.2.7实验结论 (10)1.3 四位二进制同步加法计数器（0010） (10)题目二四位二进制同步加法计数器（0010） (10)1.3.1课程设计的目的 (10)1.3.2设计的总体框图 (10)1.3.3设计过程 (10)1.3.4逻辑电路图 (13)1.3.5实际电路图 (13)1.3.6实验仪器 (13)1.3.7实验结论 (13)1.3.8参考文献 (14)1 数字电子设计部分1.1数字电子技术课程设计报告（自动化专业） 题目一 六进制同步减法计数器（无效态：010,011）1.1.1课程设计的目的1、了解同步减法计数器工作原理和逻辑功能。

2、掌握计数器电路的分析，设计方法及应用。

3、学会正确使用JK 触发器。

1.1.2设计的总体框图CP Y1.1.3设计过程(1)状态图：(2)选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器 (3)输出方程:Y=2n Q1nQ 0n Q(4) 状态方程：图1.1.1 六进制同步减法计数器的次态卡诺图、n+1图1.1.3 Q1n+1的卡诺图图1.1.4 Q0n+1的卡诺图由卡诺图得出状态方程为： 12+n Q = 2121n n n n n nQ Q QQQ Q +11+n Q =21n nnQ Q Q +201n nnQ Q Q10+n Q =0nQ(5) 驱动方程：2J = 1n n Q Q1J = 2n nQ QJ =1 2K =1n n Q Q1K =2n n Q QK =1(6) 判断能否自启动 010→011→001 所以能进行自启动1.1.4逻辑电路图图1.1.5 逻辑电路图1.1.5实际电路图图1.1.6 实际电路图1.1.6实验仪器(1)数字原理实验系统一台(2)集成电路芯片：74LS112二片 74LS08一片 74LS00一片1.1.7实验结论经过实验可知，满足时序图的变化，产生111→110→101→100→001→000→111的序列。

- .电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：电气工程学院电自1418用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

目前，无论是TTL 还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。

计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。

如定时器，报警器、时钟电路中都有广泛用途。

在配合各种显示器件的情况下实现实时监控，扩展更多功能。

利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。

把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。

十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。

当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。

使用200HZ 时钟信号作为计数器的时钟脉冲。

根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。

关键字：60进制，计数器，74LS161，级联： 学号：科 28目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

目录之杨若古兰创作1.课程设计的目的与感化......................................... 错误!未定义书签。

2.设计任务.................................................................... 错误!未定义书签。

3.设计及仿真分析过程............................................. 错误!未定义书签。

3.1六进制同步加法计数器（有效态010,100） (2)3.1.1设计过程................................................ 错误!未定义书签。

3.1.2输出转换设计....................................... 错误!未定义书签。

3.1.3仿真分析................................................ 错误!未定义书签。

3.2 74160构成50进制同步加法计数器并显示 (6).2.1设计请求 (6)3.2.274LS160功能简介 ................................ 错误!未定义书签。

3.2.3仿真分析................................................ 错误!未定义书签。

4实验仪器. (7)5设计总结和体会 (7)6参考文献 (8)1.加深对教材的理解和思考，并通过实验设计、验证证明理论的准确性.2.进修自行设计必定难度并有效处的计数器、加法器、寄存器等.3.检测本人的数字电子技术把握能力.1.设计分析六进制同步加法计数器（有效态010,100）3.1六进制同步加法计数器（有效态010,100） 000 001 011 101 110 111 排列：012Q Q Q因为JK 触发器功能齐全，使用灵活，这里选用3个CP 降低沿触发的边沿JK 触发器采取同步， CP0=CP1=CP2=CP （式1）由图1所示的形态图可直接画出如图2 所示电路次态的卡诺图.再分解开即可以得到图3 所示的各触发器的卡诺图. 明显，由图3所示各卡诺图即可很容易得到形态方程：Q Q Q Q Q Q n n n n n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q 1001210110112101212)(+⎪⎪⎪⎩⎪⎪⎪⎨⎧+=+=+=+++ （式2）JK 触发器的特征方程为：n n n Q K Q J Q +=+1（式3）变换形态方程（式2），使之与特征方程（式3）的方式分歧，比较后得出驱动方程=0J 1=0K (式4)将有效态010,101代入形态方程（式2）进行计算，结果如下： 010 111100有效态不成轮回，故此时序电路能自启动.将设计好的计数器输出端Q2n+1、Q1n+1、Q0n+1所示数据旌旗灯号通过门电路的组合转换成十位数输出，对应真值表列出如下表1表1输出形态转换表列出形态方程：C=Q2n+1B=Q2n+1Q0n+1+Q1n+1Q0n+1（式5）A=（Q2n+1Q1n+1+Q2n+1Q2n+1）Q0n+1+Q2n+1Q1n+1Q0n+1根据上步所设计的逻辑电路图，在Multisim中构建逻辑电路如下图所示图4图5图6图7图8图974160构成50进制同步加法计数器并显示请求使用两片集成芯片74LS160和一些须要的门电路设计一个50进制加法计数器.CLK是脉冲输入端；RCO是进位旌旗灯号输出端；ENP和ENT是计数器工作形态端；CLR是异步清零端；LOAD是置数端；VCC接正电源，GND接地；A～D是数据输入端，QA～QD是计数器形态输出端.电源电压5V，输入电压5V.其形态表下所示表2 74LS160形态表根据上步所设计的逻辑电路图，在Multisim中构建逻辑电路如图10所示图10. 50进制计数器仿真结果运转仿真电路，LED数码管从00开始顺次计数，累计到49后又跳转到00，实现50进制计数器的功能.4实验仪器集成芯片：74LS112芯片2个（每个芯片包含2个JK触发器），74LS00芯片1个（每个包含4个与非门电路），74LS08芯片1个（每个包含4个与门电路），74LS160芯片两片.数字道理教学零碎试验台一台（含导线、脉冲、电源等）.5设计总结和体会经过本次课程设计，不但使我学到了很多的常识而且大大的提升了我的动手实践能力，使我受益匪浅.比方，在设计过程中，稍有失慎就会出错，所以，我们必定要高度的看重，仔细的去完成设计.接线过程是反映一个动手能力的平台，只需利用好它，对本人的动手能力很有帮忙.是以，我们必定要本着一丝不苟的精神来完成每次课设，捉住锻炼本人的机会，逐步提升本人的能力.6参考文献［1］《数字电子技术基础简明教程》第三版.清华大学电子学教研室组编. 余孟尝主编.高等教育出版社. 2006［2］《数字逻辑实验指点书》信息学院数字逻辑实验室编. 张利萍，张群芳主编.。

目录1.数字电子设计提要 (3)1.1课程设计的目的与作用 (3)1.2设计任务 (3)1.3multisim软件环境介绍 (3)1.4 Multisim软件界面介绍 (4)2.六进制同步加法计数器 (6)2.1设计任务 (6)2.2设计原理 (6)2.3设计过程 (6)2.3.1设计的总框图 (6)2.3.2设计流程 (6)2.4实验仪器 (9)2.5 实验结论 (9)3. 串行序列发生器的设计 (10)3.1设计任务 (10)3.2设计原理 (10)3.3设计过程 (10)3.3.1设计总框图 (10)3.3.2设计流程 (10)3.4实验仪器 (13)3.5 实验结论 (13)4基于74161芯片仿真设计63进制加法计数器并显示计数过程 (13)4.1设计任务 (13)4.2设计原理 (13)4.3设计过程 (14)4.4实验仪器 (15)4.5实验结论 (15)5设计总结和体会 (16)6参考文献 (17)1.数字电子设计提要1.1课程设计的目的与作用1.了解同步计数器及序列信号检测器工作原理；2.掌握计数器电路的分析，设计方法及应用；3.掌握序列信号检测器的分析，设计方法及应用；4.学会正确使用JK触发器。

1.2设计任务1.六进制同步加法计数器（无效态：000，011）；2.串行序列检测器的设计（检测序列0011）；3.基于74161芯片仿真设计63进制加法计数器并显示计数过程。

1.3multisim软件环境介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。

它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。

工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。

Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。