当前位置：文档之家 › 半导体器件物理-MOSFET4

半导体器件物理-MOSFET4

  • 格式：ppt
  • 大小：2.68 MB
  • 文档页数：21

下载文档原格式

  / 21

合集下载

半导体器件物理

半导体器件物理
•阈值电压可通过将离子注入沟道区来调整； • •通过改变氧化层厚度来控制阈值电压，随着氧化层 厚度的增加，VTN变得更大些，VTP变得更小些； •加衬底偏压； •选择适当的栅极材料来调整功函数差。
6.2.4 MOSFET的最高工作频率
当栅源间输入交流信号时，由源极增加（减少） 流入的电子流，一部分通过沟道对电容充（放）电， 一部分经过沟道流向漏极，形成漏极电流的增量。 当变化的电流全部用于对沟道电容充（放）电时， MOS管就失去放大能力。 最高工作频率定义为：对栅输入电容的充（放） 电电流和漏源交流电流相等时所对应的工作频率，
金属与半导体功函数差对MOS结构C-V特性 的影响
曲线（1）为理想MIS结构的C-V曲线 曲线（2）为金属与半导体有功函数差时的C-V 曲线
二、界面陷阱与氧化层电荷
主要四种电荷类型：界面陷阱电荷、氧化层固定 电荷、氧化层陷阱电荷和可动离子电荷。
金 属
可动离子电荷 氧化层陷阱电荷 Na+ K+ 氧化层固定电荷
理想MOS二极管的C-V曲线
V=Vo+ψs C=CoCj/(Co+Cj) 强反型刚发生时的 金属平行板电压— —阈值电压 一旦当强反型发生时，总 电容保持在最小值Cmin。
理想MOS二极管的C-V曲线
理想情况下的阈值电压：
qN AWm VT = + ψ s (inv) ≈ Co 2ε s qN A (2ψB ) Co + 2ψ B
考虑二阶效应，高频时分布电容不能忽略。
6.3 MOSFET按比例缩小
6.3.1 短沟道效应 1. 线性区中的VT下跌 2. DIBL DIBL效应 3. 本体穿通 4. 狭沟道效应
线性区中的阈值电压下跌
电 荷 共 享 模 型

北大半导体物理课件-第4章1-MOSFET器

北大半导体物理课件-第4章1-MOSFET器

加一电压。使 Q0的电力线不伸入到半导体。这
个电压就是平带电压的第二个来源VFB2，显然
它也是负的。
VFB 2
=
−
Q0 Cox
Cox
=
ε ox
dox
• MOS结构的总平带电压可表示为
VFB
= ϕms
−
Q0 COX
半导体器件物理
三、表面势和表面载流子浓度
• 规定半导体内中性 区的电势为0，半导 体与氧化物界面处 的电势为表面势
ϕs，如图所示： • ϕs大小为能带弯曲
的变化量。
半导体器件物理
• 表面电子浓度
ns
=
ni
exp(
EF − Ei表 KT
)
=
ni
exp( EF
−（Ei体 KT
−
qϕ
） s)
=
n0
exp(Βιβλιοθήκη ϕs ϕt)• 表面空穴浓度
ϕt
=
KT q
ps
=
ni
exp(
Ei表 − EF KT
)
=
ni
e
x
（ p(
Ei体
− qϕ s）−
– 硅栅 CMOS 工艺、最小线宽 1.5µm – 134,000 transistors
• 1983 - 1st CMOS DRAM • 1989 - Intel 80486DXTM
– 硅栅 CMOS 工艺、最小线宽 1.0µm – 1.2 million transistors
半导体器件物理
MOSFET发展历史
n(x) = n0 exp(ϕ (x) φt ) p(x) = p0 exp(−ϕ (x) φt )

最新半导体器件物理-MOSFET上课讲义

最新半导体器件物理-MOSFET上课讲义

理想MOS 电容结构特点
绝缘层是理想的，不存在任何电荷，绝对不导电； 半导体足够厚，不管加什么栅电压，在到达接触点之前总有一个
零电场区（硅体区） 绝缘层与半导体界面处不存在界面陷阱电荷； 金属与半导体之间不存在功函数差
2020/12/12
XIDIAN UNIVERSITY
4.0 MOS电容
费米势：半导体体内费米能级 与禁带中心能级之差的电势表示， fp，fn
表面势 ：半导体表面电势与体内电势之差， s
能级的高低代表了电子势能的不同，能级越高，电子势能越高 如果表面能带有弯曲，说明表面和体内比：电子势能不同，即电势不同， 采用单边突变结的耗尽层近似，耗尽层厚度：
2020/12/12
计算可得：Φfp=0.348V， Xd≈0.3μm，Xd ≈ 4nm，由此得 Q`dep=-5.5×10-8/cm2, Q`inv = -6.5×10-10/cm2 因此表面电荷面密度为：
P型衬底
Q`-=Q`dep+Q`inv≈Q`dep
2020/12/12
XIDIAN UNIVERSITY
4.0 MOS电容 表面反型层电子浓度与表面势的关系
XIDIAN UNIVERSITY 2020/12/12
4.0 MOS电容 空间电荷区厚度:表面反型情形
阈值反型点表面电荷特点： 浓度： ns =PP0； 厚度： 反型层厚度Xinv<<耗尽层厚度Xd 反型层电荷Q`inv= ens Xinv << Q`dep = eNa Xd
例如：若Na=1016/cm3，栅氧厚度为30nm，
2020/12/12
XIDIAN UNIVERSITY
4.0 MOS电容 表面反型层电子浓度与表面势的关系

半导体器件物理MOSFET详解演示文稿

半导体器件物理MOSFET详解演示文稿

2020/11/19
4.1 MOSFET
MOSFET分类(3)
p沟增强型MOSFET
零栅压时不存在反型沟道 VTP<0 加栅压VGS<VTP, 沟道开启
p沟耗尽型MOSFET
零栅压时存在反型沟道 VTP>0 加栅压VGS>VTP, 沟道关闭
2020/11/19
4.1 MOSFET
MOSFET的阈值电压VT：表面刚刚产生沟道所需的栅源电压 沟道内可动电荷Qn，面电荷密度Q`n=COX(VGS-VT)： 只有VGS大于>VT，表面才产生导电沟道，根据电容电压电荷关系得Q`n
2020/11/19
4.1 MOSFET
I-V定性分析
偏置特点：
n沟增强型
VBS=0, 源衬短接；VGS>VT ,沟道形成；
4.1 MOSFET
0栅压是否存在反型沟道分：
MOSFET分类(2)
n沟增强型MOSFET
n沟耗尽型MOSFET
零栅压时不存在反型沟道， 零栅压时已存在反型沟道，
VTN>0， 加栅压VGS>VTN, 沟道开启
VTN<0 加栅压VGS<VTN, 沟道关闭
思考：不进行专门的N型掺杂，能否形成耗尽型NMOS？
半导体器件物理详解演示 文稿
优选半导体器件物理MOSFET
4.1 MOSFET
结构
MOS电容：外加VG， 氧化层下方半导体表面形成强反型层，连接SD区 强反型层------MOSFET的导电沟道
VDS在沟道上产生电场，载流子从源漂移到漏，被漏极收集形成ID 重要参数：
沟道长度L：栅氧下方源漏之间半导体的长度. 沟道宽度W：与沟长垂直的水平方向的源漏区宽度 栅氧厚度tox

半导体器件4概论

半导体器件4概论
对半导体而言, 功函数与掺杂有关
② 功函数与表面有关.
③ 功函数是一个统计物理量
2020/11/16
Semiconductor Devices
9
对半导体,电子亲和能χ是固定的,功函 数与掺杂有关
半导体功函数与杂质浓度的关系
♦ n型半导体: WS=χ+(EC-EF) ♦ p型半导体: WS=χ+[Eg-(EF-EV)]
中国科学技术大学物理系微电子专业
第四章： 单极型器件
§4.1 金半接触 §4.2 肖特基势垒二极管 §4.3 欧姆接触 §4.4 结型场效应晶体管 §4.5 肖特基栅场效应晶体管 §4.6 异质结MESFET
Semiconductor Devices源自2020/11/161
简介
中国科学技术大学物理系微电子专业
体中EF处的电子 逃逸到真空所需
的最小能量.
2020/11/16
Semiconductor Devices
7
金属功函数Z
2020/11/16
Semiconductor Devices
8
关于功函数的几点说明:
① 对金属而言, 功函数Wm可看作是固定 的. 功函数Wm标志了电子在金属中被束 缚的程度.
2020/11/16
Semiconductor Devices
11
★ 金属和半导体接触电势差
❖一种典型情况: 讨论M/n型半导体
①接触电势差--为了补偿两者功函数之差, 金属与半导体之间产生电势差: Vms=(Ws –Wm)/e
♦当Wm>Ws , Vms<0 (金属一边低电势) （阻挡层）
♦通常可认为接触电势差全部降落于空间电 荷区.
• 半导体导带底和真空能级能量差称为电子亲和能 q。

半导体器件物理II必背公式考点摘要

半导体器件物理II必背公式考点摘要

%=—[_£珂'、丨一為（夫1丨]半二复习笔记1.11.MOS 吉构 费米势：禁带中心能级（EFi ）与费米能级（EF ）之差的电势表示表面势：半导体表面电势与体内电势之差，体内 EFi 和表面EFi 之差的电势表示2. 3. 金半功函数差4. MetalP 沟道阈值电压Silicon dioxide 1 p-Lypc silicon意faifn 是个负值1.3 MOS 原理1. MOSFET 非饱和区IV 公式g =岑5% —耳）瞎-氐］（当 V GS > go <V DS < "2（如 J2. 跨导定义：VDS —定时，漏电流ID 随VGS 变化率，反映了 VGS 对ID 的控制能力戶F 饱和区（含线性区卫“缶"冋切）SmL -------- : ------ * as饱和区（厂氏注厂肌（的））3.提咼饱和区跨导途径T ¥D =^7^[2（%-冷）％-氐]2L。

二仝牛竺T GS -厲广 2昨畑“”叫无关GS —「T密勒电容G =c 叭（1+爲几）阈值反型点时的变化，最大耗尽层和最大耗尽层电荷面密度变化:2017/10/235.背栅定义：衬底能起到栅极的作用。

VSB 变化，使耗尽层宽度变化，耗尽层电荷变化；若VGS 不变，则反型沟道电荷变化，漏电流变化1.4频率特性1. MOSFET 频率限制因素： ①沟道载流子的沟道运输时间（通常不是主要的限制因素）② 栅电容充放电需要时间2.截止频率：器件电流增益为1时的频率'炳> a2卩血十"防 JV2 I「迟（现+4）广 1现」4.衬底偏置电压VSB>0其影响高频等效模型如下:1.5 CMOS1. 开关特性开关时间：输出相对于输入的时间延迟，包括导通时间如和关断时间（针对驱动管、NOS 而言） 载流子沟道输运时间b （本征延迟〉 取决于沟道的长度和载流子的漂移速度 输出端对地电容的充放电时间（负载延迟）取决于输出端对地总电容G T 大小和充放电电流（』广人）的大小输入电励可恥爲+01/ 、=＞电流增益 打输出电流仃=為仪]A2#(C^+C V )截1E 频率可」Irr 1跨盹E 等效输入栅极电容cG = c gs T +C M:跨导加栅极总电容CG 看题目所给条件。

半导体器件物理 第四章总结

所以：源产生载流子，漏吸收载流子。
上栅极 VG ≤0
P+
第三个电极是栅极，它与沟道构成一个整 流结。 结型场效应器件本质上是一种电压控制电 阻器，其阻值能够随着扩展到沟道区的耗 尽层宽度的（器件的尺度：沟道长度为L， 宽度为Z，深度为2a）变化而变化。
W 源 W
L
n
VD ≥0
2a
P+
6
VDS对沟道的控制（假设VGS 一定） 由图 VGD = VGS - VDS * VDS很小时 → VGD VGS
① JFET的I-V关系曲线
JFET对应 不同的VG 有不同的 曲线
②双结型特性曲线
对应用不同基板电流Ib有不同的曲线
Ic Ib
饱和区
β=△Ic/ △Ib
Vce
5
4-1-3 JFET的工作原理
JFET由一个带有两个欧姆接触的异电沟道构成，一个欧姆接触起源极的作用，
另一个作漏极。当漏极加一个相对于源极的正电压时，电流从源到漏。
③ VG =－VP 时:
当栅源电压VG=-VP 时N沟道全夹断。
此时即使有漏源电 压VD ，亦不能产生 电流ID。
ID B
N 沟 道 结 型 场 效 应 管
d
A g
当VG=－VP时,N沟道的起 始状态为全夹断,管中已 没有自由电子，即此时N 沟道不存在,漏源间的电 阻为无穷大,所以即使有 VD,亦不会有ID。 C VG=0 VG=-1V VG=-2V VG=-3V
0 VG(V) 0
Vp
10V
29 VD
ID = f ( VG )|VD = C
当栅源电压为0 时,ID为最大。 ID(mA) 当栅源电压等 夹断电压时, ID为0。

半导体器件物理(刘洋)MOSFET-part4


where CD is the depletion-layer capacitance per unit area
CD s / WI
To have a fast turnoff (i.e. small subthreshold voltage swing), shallow implantations should be used.
WD
WDs
2 s s2 s V 2 qN D Cox Cox
Eq.27 of Chapter4
2 s s2 * (VFB VG ) 2 s qN B Cox Cox
* VFB VFB bi
Buried Channel Device
WDs can be obtained from p-n junction depletion width:
Nonuniform doping
High-low profile and Low-high profile
Nonuniform doping
Considering an idealized step-doping profile If xs is larger than Wm
However, If xs is smaller than Wm ?
Buried Channel Device
A limitation for buried channel device
xs
max
2 s N A bi ( 2 B ) qN D ND N A
Otherwise channel won’t be pinched off when the surface depletion layer reaches the maximum

半导体器件物理(第四章)_Part1_238403818

半导体器件物理进展第四章CMOS的等比例缩小、优化设计及性能因子CMOS Scaling, Design Optimization, and Performance FactorsPart 1 MOSFET模型及小尺寸效应内容提要：MOSFET结构及其偏置条件MOSFET的漏极电流模型MOSFET的亚阈区特性与温度特性 MOSFET的小尺寸效应MOSFET的缩比特征长度MOSFET的速度饱和效应1. MOSFET结构及其偏置条件MOSFET在实际集成电路中的剖面结构如下图所示。

横向：源-沟道-漏;纵向：M-O-S；几何参数L：沟道长度；W：沟道宽度；t ox：栅氧化层厚度；x j：源漏结深；MOSFET的发展简史：早期：主要采用铝栅电极，栅介质采用热氧化二氧化硅，扩散形成源、漏区，其与栅电极之间采用非自对准结构，场区采用厚氧化层隔离；中期：栅极采用N型掺杂的多晶硅栅，源、漏区与栅极之间采用自对准离子注入结构，场区采用硅的局部氧化工艺（LOCOS）实现器件隔离；后期：栅极采用互补双掺杂（N型和P型）的多晶硅栅，源漏区与栅极之间采用LDD（轻掺杂漏）结构和金属硅化物结构，场区采用浅沟槽隔离（STI）技术。

近期：栅极采用难熔金属栅极（例如W、Mo等），栅介质采用高K介质材料（例如氧化铪等），源、漏区与栅极之间采用自对准金属硅化物结构，场区采用浅沟槽隔离或其它介质隔离技术。

一个自对准MOSFET的工艺制造过程以NMOS器件为例，包含四个结构化的光刻掩模：（1）场区光刻掩模：利用氮化硅掩蔽的LOCOS局部氧化工艺，在P型掺杂的硅单晶衬底上定义出器件有源区和场氧化层隔离区；（2）栅极光刻掩模：通过多晶硅的淀积、光刻和刻蚀工艺，定义出器件的多晶硅栅电极；（3）接触孔光刻掩模：通过对源漏有源区及多晶硅栅电极上二氧化硅绝缘层的光刻和刻蚀工艺，定义出相应的欧姆接触窗口；（4）铝引线光刻掩模：通过铝布线金属的溅射、光刻和刻蚀工艺，定义出器件各引出端的铝引线电极；对于包含PMOS器件的CMOS工艺，则还需要增加一步N阱区的掩模及其光刻定义。

半导体器件物理课件四


02 半导体器件的基本概念
半导体的定义和特性
半导体：导电性 能介于导体和绝 缘体之间的材料
半导体的特性： 具有可调节的导 电性，可以通过 掺杂、光照、温 度等外部因素改
变其导电性能
半导体的分类： 分为N型半导体 和P型半导体， N型半导体中的 电子是主要的载 流子，P型半导 体中的空穴是主
要的载流子
军事装备：如雷达、导弹、 电子战等
集成电路的应用
计算机： CPU、内 存、存储 设备等
通信设备： 手机、基 站、路由 器等
家电：电 视、冰箱、 洗衣机等
汽车电子： 发动机控 制、安全 系统、导 航系统等
医疗设备： 心电图仪、 CT扫描仪、 超声波诊 断仪等
航空航天： 卫星、火 箭、飞机 等
太阳能电池的应用
半导体材料的选择和处理
半导体材料的选择：根据器件性能和成本要求选择合适的半导体材料
半导体材料的处理：对半导体材料进行清洗、抛光、腐蚀等处理，以获得所需的半导体 表面
半导体材料的掺杂：通过掺杂工艺将杂质引入半导体材料中，以改变其电学性质
半导体材料的热处理：对半导体材料进行热处理，以改善其电学性质和机械性能
半导体光电器件：如光电二极管、光电三极管等，用于光电转换、光电检测等应用
半导体器件的应用领域
汽车电子：如汽车导航、汽 车音响等
通信设备：如基站、路由器 等
电子设备：如手机、电脑、 电视等
医疗设备：如医疗仪器、医 疗电子设备等 航空航天：如卫星、火箭等
军事领域：如雷达、导弹等
03 半导体器件的基本原理
半导体器件物理课件 四
PPT,a click to unlimited possibilities
汇报人：PPT
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
跨导g m gm gm 截止频率 f T f 等效输入栅极电容 Id 2 (C gs CM ) 2CG 1 T C C gs CM Ii T G
在理想情况下，饱和区 C gdT 0, CG C gsT CoxWL , g m
W nCox (VGS VT ) L
END
2015-1-14
XIDIAN UNIVERSITY
4.2 MOSFET
MOSFET频率限制因素
对Si MOSFET 饱和漂移速度 vsl ＝ 107 cm/s 设沟道长度 L 1μm
限制因素1：沟道载流子的沟道渡越时间
沟道渡越时间 t 截止频率f t 1
L 10ps vsl
t
100GHz
沟道渡越时间通常不是
限制因素2：栅电容充放电需要的时间 截止频率fT：器件电流增益为1时的频率
密勒电容 CM Cgd T (1 gm RL )
Vgs j[C gs C gd (1 g m RL )]Vgs T T
米勒电容对MOSFET输入阻抗的影响： 使输入阻抗减小
2015-1-14 11
4.2 MOSFET
截止频率推导
输入电流I i j[C gs T CM ]Vgs Id gm 电流增益 Ii 2f (C gs T CM ) 输出电流I d g mVgs
2015-1-14 7
4.2 MOSFET
MOSFET频率限制
MOSFET可作为放大器件，工作频率能不能无限大？ MOSFET存在很多电容，包括本征电容和寄生电容 输入工作频率不同，器件电容的容抗不同 频率太高，器件输出可能无法响应输入的变化，器件的特性变 差，甚至无法实现放大。
2015-1-14 8
18
2015-1-14
4.2 MOSFET
开关时间

开关时间：输出相对于输入的时间延迟，包括导通时间ton和关断时间toff 载流子沟道输运时间，（本征延迟） 输出端对地电容的充放电时间。（负载延迟）

提高开关速度途径（降低开关时间）： 减小沟长L（L<5um,开关速度由负载延迟决定） 减小对地总电容：引线电容、NOMS PMOS的DB间PN结电容等寄生电容 增加跨导，提高充放电电流。（跨导和I都正比于增益因子）
场效应器件物理
西安电子科技大学
XIDIDIAN UNIVERSITY
第四章 MOS场效应晶体管
MOSFET频率特性和CMOS开关
2015-1-14
1
4.2 MOSFET
MOSFET等效电路
本节内容
频率限制因素
NMOS开关 CMOS电路
2015-1-14
4.2 MOSFET
等效电路概述
相对复杂的模型： LEVEL3 –经验模型，公式简单, 模拟效率高。包括一些短沟道效应，适合于0.8um以
下器件
目前计算机常用仿真模型 BSIM3 （Berkly Short-channel IGET Model LEVEL ，47、49） – 基于物理模型，而不是经验公式。 – 在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。 – 尽可能减少器件模型参数（BSIM2 60个，BSIM3 33个）
理想截止频率 fT
gm gm ，实际f T 2Cgs T 2 (Cgs T CM )
密勒电容 CM Cgd T (1 gm RL ) CgsT Cgs Cgsp，Cgd T Cgd Cgdp，
2015-1-14 13
4.2 MOSFET
开关原理
共源连接的MOS开关相当于一个反相器 VIN=VDD，NMOS导通，稳态时MOSFET处于深线性Ron<RL,VOUT=0; VIN=0，NMOS截止，MOSFET处于截止区，Roff>>RL,VOUT=VDD; 反相器电路 NMOS工艺：耗尽型NMOS作为负载，直流功耗大 CMOS工艺：增强型PMOS作为负载，即CMOS反相器（均为增强性器件）
Cgd+Cgdp
rds：沟道电阻， 沟道电导的倒数
共源n沟MOSFET小信号等效电路（VBS=0）
2015-1-14 5
4.2 MOSFET
模型参数
模型参数：描述等效电路中各元件值所用的参数。 与IDS相关的模型参数：W，L，KP(ucox)，LAMBDA W nCox WnCox 2 2 (VGS VT )（ 1 VDS） ID [2(VGS VT )VDS VDS ] I D ( sat ) 2 L 2L 与VT相关的模型参数：VT0，GAMMA， PHI
跨导 漏极串联电阻 漏-衬底pn结电容
Cgsp,Cgdp:交叠电容 D-S：gm ， Id＝ gm×V`gs Cds：漏-衬底pn结电容 （DB结势垒电容＋BS结势垒电容）
2015-1-14
寄生参数 本征参数
4
4.2 MOSFET
总的栅源电容 Cgs+Cgsp
完整的小信号等效电路
总的栅漏电容
VTN 2qN a 2fp VSB Cox Cox － － Q'ss ＋2 fp ms Cox 2qN a （ 2fp VSB 2fp） Cox
2qN a 2fp
Q'ss ＋2 fp ms Cox
VT 0 （ S VSB S）
19
2015-1-14
4.2 MOSFET
电路常用工艺：P衬N阱 P衬底接地，N阱电位接阱内最高电 位,不同的阱可接不同的电位，PMOS 器件设计灵活
CMOS的工艺类型
P阱
n阱
双阱：优化每种阱中的掺杂，可以 分别控制每种MOSFET的阈值电压和 跨导，改进CMOS电路的性能。
2015-1-14 20
的进行，VOut上升，VSD下降，脱离饱和区后，ID减小，直到VSD＝0，ID＝0 ，VOut＝ VOH=VDD，充电完成。随后，Vin维持低，静态,ID＝0。

t2时刻， Vi＝0到1, nMOS导通，VDS始=VDD，有ID，CL通过NMOS放电，随着放电的 进行，Vout下降，VDS下降，脱离饱和区后，ID减小，直到VSD＝0，ID＝0 ，VOut＝ VOL=0，放电完成。随后，Vin维持高，静态,ID＝0。
2015-1-14
3
4.2 MOSFET
G-S：Cgs，Cgsp，rs； G-D：Cgd，Cgdp ，rd；
MOSFET等效电路：等效元器件
栅源电容 栅源交叠电容 栅漏电容 栅漏交叠电容
Cgs,Cgd: 体现了栅和源、漏附近的 沟道电荷间的相互作用 线性区： Cgs≈ Cgd ≈ (CoxWL)/2 饱和区： Cgd ≈ 0, Cgs≈2 (CoxWL)/3 源极串联电阻
: 体效应系数
与栅相关的三个电容参数：CGD，CGS，CGB
2015-1-14 6
4.2 MOSFET
最简单的模型： LEVEL1
模型和模型参数特点
随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修
正，模型的发展级别特别多，模型也越来越复杂。
适合长沟道器件，均匀掺杂的预分析，用作手工计算
Vd / RL Id g mVgs jC gd (Vd Vgs ) T
1 g m RL I i j C gs T C gd T 1 jRL C gd T j[C gs T CM ]Vgs
Vgs j[C gs C gd (1 g m RL )]Vgs T T 通常RLCgd T 1
n (VGS VT ) 迁移率 n fT 2L2 L2的倒数 沟道长度的平方
2015-1-14 12
4.2 MOSFET
提高频率特性途径
n (VGS VT ) 迁移率 n 在理想情况下， fT 2 2L L2的倒数 沟道长度的平方
提高迁移率（100方向，工艺优质） 缩短L 减小寄生电容

密勒效应：
密勒电容 CM Cgd T (1 gm RL )
将跨越输入-输出端的电容等效到输入端，C值会扩大（1＋K）倍，K为常数
2015-1-14 10
4.2 MOSFET
含有密勒电容等效电路
输入电流公式：
1 g m RL I i j C gs T C gd T 1 jRL C gd T j[C gs T CM ]Vgs
2015-1-14 14
4.2 MOSFET
CMOS导向器
P阱
CMOS（Complentary 互补CMOS） n沟MOSFET与p沟MOSFET互补
实现低功耗、全电平摆幅
数字逻辑电路的首选工艺 阱：局部衬底
4.2 MOSFET
CMOS导向器
NMOS高导通(VIN=VDD )，PMOS低导通(VIN=0) VIN=VDD，VGSN=VDD>VTN，NMOS导通
等效电路是器件模型的一种形式，用于器件的仿真
仿真：利用电路仿真软件围绕器件建立电路的IV关系，对电路进行
仿真验证，仿真是一数学求解的过程
仿真时，无真正的器件，元器件要用模型和模型参数来替代
模型：反映器件特性，可采用数学表达式、等效电路等形式 常用模型：等效电路模型 模型参数：描述等效电路中各元件值所用的参数。
VIN=0，VGSP=-VDD<VTP，PMOS导通
4.2 MOSFET
CMOS如何实现低功耗，全电平摆幅？
CMOS
CLT：输出端对地总电容(下一级负载C、引线C、 NMOS和PMOS的漏衬PN结C)