第5章中央处理器习题
- 格式:pdf
- 大小:122.91 KB
- 文档页数:4
1、A.C. 23、采用4、CPU 5A.B.C.D. 6A.B.C.D. 78A.B.C.D. 9A. 10A.B.C.D. 11A.B.C.D.12、下列关于动态流水线正确的是()A.动态流水线是在同一时间内,当某些段正在实现某种运算时,另一些段却在进行另一种运算,这样对提高流水线的效率很有好处,但会使流水线控制变得很复杂B. 动态流水线是指运算操作并行C. 动态流水线是指指令步骤并行D. 动态流水线是指程序步骤并行13、流水CPU是由一系列叫做“段”的处理线路组成的。
一个m段流水线稳定时的CPU的吞吐能力,与m个并行部件的CPU 的吞吐能力相比()A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力14、设指令由取指、分析、执行3个子部件完成,并且每个子部件的时间均为△t,若采用常规标量流水线处理机(即处理机的度为1 )连续执行12条指令,共需15、若采用度为4的超标量流水线处理机,连续执行上述20条指令,只需16、设指令流水线把一条指令分为取指、分析、执行3个部分,且3部分的时间分别是t取指=2ns,t分析=2ns,t执行=1ns,则100条指令全部执行完毕需17、设指令由取指、分析、执行3个子部件完成,并且每个子部件的时间均为t,若采用常规标量流水线处理机,连续执行8条指令,则流水线的加速比为18、指令流水线中出现数据相关是流水线将受阻,()可解决数据相关问题。
A.增加硬件资源B.采用旁路技术C.采用分支预测技术D.以上都可以19、关于流水线技术的说法,错误的是()A.超标量技术需要配置多个功能部件和指令译码电路等B.与超标量技术和超流水线技术相比,超长指令字技术对优化编译器要求更高,而无其他硬件要求C.流水线按序流动时,在RAM、WAR和WAW中,只可能出现RAW相关D.超流水线技术相当于将流水线在分段,从而提高每个周期内功能部件的使用次数二、综合应用题1、某计算机的数据通路结构如图所示,写出实现ADD R1,(R2)的未操作序列(含取指令及确定后继指令的地址)。
《计算机组成原理》各章练习题参考答案第一章思考练习题一.填空1.电子数字计算机可以分为专用计算机和通用计算机两类。
2.硬件采用LSI或VLSI的电子计算机属于计算机发展过程中的第四代。
3.存储器中存放数据和程序。
4.一台计算机包括运算、存储、控制、输入及输出五个单元。
5.完成算术运算和逻辑运算的部件是运算器(或ALU);运算器的核心是加法器;控制、指挥程序和数据的输入、运行以及处理运算结果的部件是控制器。
6.CPU内部连接各寄存器及运算部件之间的总线是内部总线;CPU同存储器、通道等互相连接的总线是系统总线;中、低速I/O设备之间互相连接的总线是I/O总线。
7.在多总路线结构中,CPU总线、系统总线和高速总线相连通过桥实现。
8.计算机软件一般分为系统软件和应用软件。
9.完整的计算机系统由硬件系统和软件系统构成。
10.机器字长是指一台计算机一次所能够处理的二进制位数量。
11.数据分类、统计、分析属于计算机在数据处理方面的应用。
12.计算机是一种信息处理机,它最能准确地反映计算机的主要功能。
13.个人台式商用机属于微型机。
14.对计算机软硬件进行管理,是操作系统的功能。
15.用于科学技术的计算机中,标志系统性能的主要参数是MFLOPS。
16.通用计算机又可以分为超级机、大型机、服务器、工作站、微型机和单片机六类。
17.“存储程序控制”原理是冯.诺依曼提出的。
18.运算器和控制器构成CPU,CPU和主存构成主机。
19.取指令所用的时间叫取指周期,执行指令所用的时间叫执行周期。
20.每个存储单元都有一个编号,该编号称为地址。
21.现代计算机存储系统一般由高速缓存、主存和辅存构成。
22.计算机能够自动完成运算或处理过程的基础是存储程序和程序控制原理。
二.单选1.存储器用来存放( C )。
A.数据B.程序C.数据和程序D.正在被执行的数据和程序2.下面的描述中,正确的是( B )A.控制器能够理解、解释并执行所有的指令及存储结果。
白中英《计算机组成原理》(第5版)笔记和课后习题详解完整版>精研学习网>无偿试用20%资料
全国547所院校视频及题库全收集
考研全套>视频资料>课后答案>往年真题>职称考试
第1章计算机系统概论
1.1复习笔记
1.2课后习题详解
第2章运算方法和运算器
2.1复习笔记
2.2课后习题详解
第3章多层次的存储器
3.1复习笔记
3.2课后习题详解
第4章指令系统
4.1复习笔记
4.2课后习题详解
第5章中央处理器
5.1复习笔记
5.2课后习题详解
第6章总线系统
6.1复习笔记
6.2课后习题详解
第7章外存与I/O设备
7.1复习笔记
7.2课后习题详解
第8章输入输出系统
8.1复习笔记
8.2课后习题详解
第9章并行组织与结构
9.1复习笔记
9.2课后习题详解
第10章课程教学实验设计
第11章课程综合设计。
第五章可编程序控制器及其工作原理5-1 可编程序控制器具有哪些特点?答:可编程序控制器特点:1)抗干扰能力强,可靠性高;2)控制系统结构简单、通用性强、应用灵活;3)编程方便,易于使用;4)功能完善,扩展能力强;5)PLC控制系统设计、安装、调试方便;6) 维修方便,维修工作量小;7) 体积小、重量轻,易于实现机电一体化。
5-2 整体式PLC、组合式PLC由哪几部分组成?各有何特点?答:整体式结构的PLC是将中央处理单元(CPU)、存储器、输入单元、输出单元、电源、通信端口、I∕O扩展端口等组装在一个箱体内构成主机。
另外还有独立的I/O扩展单元等通过扩展电缆与主机上的扩展端口相连,以构成PLC不同配置与主机配合使用。
整体式结构的PLC结构紧凑、体积小、成本低、安装方便。
小型机常采用这种结构。
组合式结构的PLC是将CPU、输入单元、输出单元、电源单元、智能I∕O单元、通信单元等分别做成相应的电路板或模块,各模块可以插在带有总线的底板上。
装有CPU的模块称为CPU模块,其他称为扩展模块。
组合式的特点是配置灵活,输入接点、输出接点的数量可以自由选择,各种功能模块可以依需要灵活配置。
5-3 PLC控制与继电器控制比较,有何相同之处?有何不同之处?答:PLC控制与继电器控制的比较见下表:5-4 PLC的硬件指的是哪些部件?它们的作用是什么?答:PLC的基本结构由中央处理器(CPU),存储器,输入、输出接口,电源,扩展接口,通信接口,编程工具,智能I/O接口,智能单元等组成。
1)中央处理器(CPU)中央处理器(CPU)其主要作用有①接收并存储从编程器输入的用户程序和数据。
②诊断PLC内部电路的工作故障和编程中的语法错误。
③用扫描的方式通过I∕O部件接收现场的状态或数据,并存入输入映像存储器或数据存储器中。
④PLC进入运行状态后,从存储器逐条读取用户指令,解释并按指令规定的任务进行数据传送、逻辑或算术运算等;根据运算结果,更新有关标志位的状态和输出映像存储器的内容,再经输出部件实现输出控制、制表打印或数据通信等功能。
第五章中央处理器习题参考答案1.请在括号内填入适当答案。
在CPU中:(1) 保存当前正在执行的指令的寄存器是(指令寄存器IR);(2) 保存当前正在执行的指令地址的寄存器是(程序计数器AR);(3) 算术逻辑运算结果通常放在(通用寄存器)和(数据缓冲寄存器DR)。
2.参见下图(课本P166图5.15)的数据通路。
画出存数指令"STA R1 ,(R2)"的指令周期流程图,其含义是将寄存器R1的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解:"STA R1 ,(R2)"指令是一条存数指令,其指令周期流程图如下图所示:3.参见课本P166图5.15的数据通路,画出取数指令"LDA(R3),RO"的指令周期流程图,其含义是将(R3)为地址的主存单元的内容取至寄存器R0中,标出各微操作控制信号序列。
5.如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画时序产生器逻辑图。
解:节拍脉冲T1 ,T2 ,T3 的宽度实际等于时钟脉冲的周期或是它的倍数,此时T1 = T3 =200ns ,T2 = 400 ns ,所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺,环型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关系,节拍脉冲T1 ,T2 ,T3 的逻辑表达式如下:T1 = C1·, T2 = , T3 =6.假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位,请估算控制存储器容量。
解:微指令条数为:(4-1)×80+1=241条取控存容量为:241×32/8=964B7. 某ALU器件使用模式控制码M,S3,S2,S1,C来控制执行不同的算术运算和逻辑操作。
第一章电脑系统概论电脑的硬件是由有形的电子器件等构成的,它包括运算器、存储器、控制器、适配器、输入输出设备。
早起将运算器和控制器合在一起称为CPU〔中央处理器〕。
目前的CPU包含了存储器,因此称为中央处理器。
存储程序并按地址顺序执行,这是冯·诺依曼型电脑的工作原理,也是CPU自开工作的关键。
电脑系统是一个有硬件、软件组成的多级层次结构,它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成,每一级上都能进行程序设计,且得到下面各级的支持。
习题:4冯·诺依曼型电脑的主要设计思想是什么?它包括那些主要组成部分?主要设计思想是:存储程序通用电子电脑方案,主要组成部分有:运算器、逻辑控制装置、存储器、输入和输出设备5什么是存储容量?什么是单元地址?什么是数据字?什么是指令字?存储器所有存储单元的总数称为存储器的存储容量。
每个存储单元都有编号,称为单元地址。
如果某字代表要处理的数据,称为数据字。
如果某字为一条指令,称为指令字7指令和数据均存放在内存中,电脑如何区分它们是指令还是数据?每一个基本操作称为一条指令,而解算某一问题的一串指令序列,称为程序第二章运算方法和运算器按对阶操作。
直接使用西文标准键盘输入汉字,进行处理,并显示打印汉字,是一项重大成就。
为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。
1第三章 内部存储器即CPU 能直接访问内存〔cache 、主存〕,双端口存储器和多模块交叉存储器属于并行存储器结构。
cache 是一种高速缓冲存储器,是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术,并且发展为多级cache 体系,指令cache 与数据cache 分设体系。
要求cache 的命中率接近于1适度地兼顾了二者的优点又尽量防止其缺点,从灵活性、命中率、硬件投资来说较为理想,因而得到了普遍采用。
习题: 1设有一个具有20位地址和32位字长的存储器,问:〔1〕该存储器能存储多少个字节的信息? 〔2〕如果存储器由512K ×8位SRAM 芯片组成,需要多少片;〔3〕需要多少位地址做芯片选择?(1)字节M 4832*220= (2)片84*28*51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器,其地址码为26位,假设使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问:〔1〕 假设每个内存条16M ×64位,共需几个内存条?〔2〕每个内存条共有多少DRAM 芯片? 〔3〕主存共需多少DRAM 芯片?CPU 如何选择各内存条?(1). 共需模块板数为m :m=÷2^24=4(块)(2). 每个模块板内有DRAM 芯片数为32 (片)(3) 主存共需DRAM 芯片为:4*32=128 (片)每个模块板有32片DRAM 芯片,容量为16M ×64位,需24根地址线(A23~A0) 完成模块板内存储单元寻址。
第5章中央处理器5.1 考点归纳【考纲指定考点】【题型及考点分析】本章是计算机组成原理的重点,一般常考选择题与综合题。
综合题一般考查数据通路的分析,指令执行阶段的节拍与控制信号的安排、流水线技术与性能分析等。
选择题一般考各种寄存器的特点,指令执行的各种周期与特点,控制器的相关概念,流水线的相关概念。
复习本章首先就要弄懂数据通路,再在此基础上弄懂指令执行的个阶段的节拍与控制信号的安排。
一、CPU的功能和基本结构1.中央处理器(CPU)的功能中央处理器(CPU):就是计算机完成取指令、分析指令及执行指令的功能部件,一般具有以下几个功能:(1)指令控制。
完成取指令、分析指令和执行指令的操作。
(2)操作控制。
CPU管理并产生由内存取出的每条指令的操作信号,把各种操作信号送往相应的部件,从而控制这些部件按指令的要求进行运作。
(3)时间控制。
产生时序信号,对指令操作进行控制。
(4)数据加工。
对数据进行算术和逻辑运算。
(5)中断处理。
对计算机运行过程中出现的异常情况和特殊请求进行处理。
2.中央处理器的结构在计算机系统中,中央处理器主要有两大部件构成:控制器和运算器。
(1)控制器控制器由程序计数器,指令寄存器,指令译码器,时序产生器,和操作控制器等组成,完成协调与指挥整个计算机系统协调工作,其主要功能有:①从内存中取指令,并且指出下一条指令在内存中的位置。
②对指令进行译码,产生相应的控制信号,以便启动规定的动作。
③指挥并控制CPU,内存,输入输出设备间的数据流动方向。
(2)运算器运算器由算术逻辑单元,累加器,数据缓冲寄存器,状态条件寄存器组成,它是数据加工处理部件,运算器接受控制器发送过来的命令进行运作,其主要功能有:①执行所有算术运算。
②执行所有逻辑操作,并且进行逻辑测试,如零值测试或比较测试。
图5-1 CPU逻辑结构图(3)寄存器CPU中有很多寄存器,这些寄存器大致可以分为两类,一类是用户可见的寄存器,可对这类寄存器编程,如通用寄存器组、程序状态字寄存器;另一类是用户不可见的寄存器,对用户是透明的,不可以对这类寄存器编程,如存储器地址寄存器、存储器数据寄存器、指令寄存器。
第一章习题1简答:微处理器也叫CPU或中央处理器,包括运算器、控制器、寄存器组和内部总线。
微型计算机包括CPU、内存、I/O接口、系统总线。
微型计算机系统由硬件系统和软件系统共同构成微型机系统,是相辅相成的,缺一不可关系:微型计算机是以微处理器为核心,微型计算机系统是以微型计算机为核心,它们都不能独立工作,只有微型计算机系统才是完整的数据处理系统,才具有实用意义。
2简答:微型计算机由CPU、内存、I/O接口、系统总线组成。
3简答:在CPU内部连接各寄存器及运算部件之间的总线称为微处理器总线,即内部总线。
总线由三类传输线组成:数据线、地址线和控制线。
4答:微型计算机的工作过程就是逐条执行指令序列的过程,也就是不断的取指令和执行指令的过程。
在去指令阶段,把指令的地址赋给程序计数器PC,CPU从内存中读出的内容为指令,把它送入指令寄存器,由指令译码器译码,经控制器发出相应的控制信号。
在执行指令阶段,CPU执行指令所规定的具体操作。
一条指令执行完毕,就转入下一条指令的取指令阶段,这样周而复始的循环直到程序结束。
第二章习题一、填空题1、执行部件EU的组织有:,和。
2、8086CPU从偶地址访问内存1个字时需占用周期,而从奇地址访问内存1个字操作需占用周期。
3、IBM-PC机中的内存是按段存放信息的,一个段最大存贮空间为字节。
4、8086微处理机在最小模式下,用来控制输出地址是访问内存还是访问I/O。
5、一台计算机能执行多少种指令,是在时确定的。
二、单项选择题1、微型计算机的性能主要由来决定。
A、价钱B、CPUC、控制器D、其它2、对微处理器而言,它的每条指令都有一定的时序,其时序关系是A、一个时钟周期包括几个机器周期,一个机器周期包括几个指令周期。
B、一个机器周期包括几个指令周期,一个指令周期包括几个时钟周期。
C、一个指令周期包括几个机器周期,一个机器周期包括几个时钟周期。
D、一个指令周期包括几个时钟周期,一个时钟周期包括几个机器周期。
习题51、中央处理器有哪些基本功能?由哪些基本部件组成?2、什么是指令周期、CPU周期和时钟脉冲周期?三者有何关系?3、参见图5.1所示的数据通路。
画出存数指令“STOI Rs,(Rd)”的指令周期流程图,其含义是将源寄存器Rs的内容传送至(Rd)为地址的主存单元中。
4、参见图5.13所示的数据通路。
画出取数指令“LDA (Rs),Rd”的指令周期流程图,其含义是将(Rs)为地址的主存单元的内容传送至目的寄存器Rd。
标出相应的微操作控制信号序列。
5、参见图5.15所示的数据通路。
画出加法指令“ADD Rd,(mem)”的指令周期流程图,其含义是将Rd中的数据与以mem为地址的主存单元的内容相加,结果传送至目的寄存器Rd。
6、假设CPU结构如图5.56所示,其中有一个累加寄存器AC、一个状态条件寄存器和其它4个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。
要求:(1)标明图中a、b、c、d这4个寄存器的名称;(2)简述指令从主存取出到产生控制信号的数据通路;(3)简述数据在运算器和主存之间进行存/取访问的数据通路。
图5.56 CPU结构图7、简述程序与微程序、指令与微指令的区别。
8、微命令有哪几种编码方法,它们是如何实现的?9、简述机器指令与微指令的关系。
10、某机的微指令格式中有10个独立的控制字段C0~C9,每个控制字段有Ni个互斥控制信号,Ni的值如下:请回答:(1)如果这10个控制字段,采用编码表示法,需要多少控制位?(2)如果采用完全水平型编码方式,需要多少控制位?11、假设微地址转移逻辑表达式如下:μA4=P2·ZF·T4μA3=P1·IR15·T4μA2=P1·IR14·T4μA1=P1·IR13·T4μA0=P1·IR12·T4其中μA4~μA0为微地址寄存器的相应位,P1和P2为判别标志,ZF为零标志,IR15~IR12为指令寄存器IR的相应位,T4为时钟脉冲信号。
第5章中央处理器一、单项选择题1.条件转移指令执行时所依据的条件来自()。
A.指令寄存器B.标志寄存器C.程序计数器D.地址寄存器【答案】B【解析】A项,指令寄存器用于存放当前正在执行的指令;B项,程序状态字寄存器用于保存系统的运行状态。
条件转移指令执行时,需对标志寄存器的内容进行测试,判断是否满足转移条件;C项,程序计数器用于存放下一条指令的地址;D项,地址寄存器用于暂存指令或数据的地址。
2.CPU中决定指令执行顺序的是()。
A.指令寄存器IRB.程序计数器PCC.程序状态字寄存器PSWRD.主存地址寄存器MAR【答案】B【解析】CPU中用程序计数器PC来跟踪下一条将要执行的指令的地址,即通过程序计数器PC来决定指令执行顺序。
3.在CPU的寄存器中,()对用户是透明的。
A.程序计数器B.状态寄存器C.指令寄存器D.通用寄存器【答案】C【解析】指令寄存器中存放当前执行的指令,不需要用户的任何干预,所以对用户是透明的。
其他三种寄存器的内容可由程序员指定。
4.在计算机系统中,表征系统运行状态的部件是()。
A.程序计数器B.累加计数器C.中断计数器D.程序状态字【答案】D【解析】计算机系统中,程序状态字保存系统运行状态。
5.在CPU中用来存储指令后继地址的寄存器是()。
A.主存地址寄存器B.程序计数器C.指令寄存器D.状态条件寄存器【答案】B【解析】为了保证程序能够连续地执行下去,CPU必须具有某些手段来确定下一条指令的地址。
而程序计数器正是起到这种作用,所以通常又称为程序计数器。
当程序转移时,转移指令执行的最终结果就是要改变PC的值,此PC值就是下一条要执行的指令的地址。
有些机器中也称PC为指令指针IP。
6.关于微指令操作控制字段的编码方法,下面叙述正确的是()。
A.直接控制法、最短编码法和字段编码法都不影响微指令的长度B.一般情况下,直接控制法的微指令位数多C.一般情况下,最短编码法的微指令位数多D.一般情况下,字段编码法的微指令位数多【答案】B【解析】对于相同的微命令数,微指令位数按最短编码法、字段编码法和直接控制法的顺序依次增加。
1.【2010年计算机真题】下列寄存器中,汇编语言程序员可见的是( B )。
A.储器地址寄存器(MAR)B.程序计数器(PC)C.存储区数据寄存器(MDR)D.指令寄存器(IR)汇编语言程序员可以通过指定待执行指令的地址来设置PC的值,而IR、MAR、MDR是CPU的内部工作寄存器,对程序员不可见。
2.条件转移指令执行时所依据的条件来自( B )。
A.指令寄存器 B.标志寄存器C.程厣计数器 D.地址寄存器指令寄存器用于存放当前正在执行的指令:程序计数器用于指示欲执行指令的地址;地址寄存器用于暂存指令或数据的地址;程序状态字寄存器用于保存系统的运行状态。
条件转移指令执行时,需对程序状态字寄存器的内容进行测试,判断是否满足转移条件。
3.在CPU的寄存器中,( C )对用户是透明的。
A.程序计数器 B.状态寄存器C.指令寄存器 D.通用寄存器指令寄存器中存放当前执行的指令,不需要用户的任何干预,所以对用户是透明的4.程序计数器(PC)属于( B )。
A.运算器 B.控制器C.存储器 D. ALU控制器是计算机中处理指令的部件,包含程序计数器。
5. CPU中的通用寄存器,( B )。
A.只能存放数据,不能存放地址B.可以存放数据和地址C.既不能存放数据,也不能存放地址D.可以存放数据和地址,还可以替代指令寄存器通用寄存器供用户自由编程,可以存放数据和地址。
而指令寄存器是专门用于存放指令的寄存器,是专用的,不能由通用寄存器代替。
6.指令周期是指( C )。
A. CPU从主存取出一条指令的时间B.CPU执行一条指令的时间C. CPU从主存取出一条指令加上执行这条指令的时间D.时钟周期时间指令周期包括取指和执行的时间。
7.以下叙述中错误的是( B )。
A.指令周期的第一个操作是取指令B.为了进行取指操作,控制器需要得到相应的指令C.取指操作是控制器自动进行的D.指令执行时有些操作是相同或相似的取指操作是自动进行的,控制器不需要得到相应的指令8.以下叙述中,错误的是( B )。
A.取指操作是控制器固有的功能,不需要在操作码控制下完成B.所有指令的取指操作是相同的C.在指令长度相同的情况下,所有指令的取指操作是相同的D.中断周期是在指令执行完成后出现的不同长度的指令,其取指操作可能是不同的。
例如,双字指令、三字指令与单字指令的取指操作是不同的。
9.在单总线的CPU中( D)。
A. ALU的两个输入端及输出端都可与总线相连B.ALU的两个输入端可与总线相连,但输出端需通过暂存器与总线相连C.ALU的一个输入端可与总线相连,其输出端也可与总线相连D. ALU只能有一个输入端可与总线相连,另一输入端需通过暂存器与总线相连由于ALU是一个组合逻辑电路,故其运算过程中必须保持两个输入端的内容不变。
又由于CPU内部采用单总线结构,故为了得到两个不同的操怍数.ALU的一个输入端与总线相连,另一个输入端需通过一个寄存器与总线相连。
此外,ALU的输出端也不能直接与内部总线相连,否则其输出又会通过总线反馈到输入端,影响运算结果,故输出端需通过一个暂存器(用来暂存结果的寄存器)与总线相连。
10.CPU的读/写控制信号的作用是(D )。
A.决定数据总线上的数据流方向 B.控制存储器操作的读,写类型C.控制流入、流出存储器信息的方向 D.以上都是读/写控制信号线决定了是从存储器读还是向存储器写,显然A、B、C选项都正确11.取指令操作( D )。
A.受到上一条指令的操作码控制B.受到当前指令的操作码控制C.受到下一条指令的操作码控制D.是控制器固有的功能,不需要在操作码控制下进行取指令阶段完成的任务是将现行指令从主存中取出来并送至指令寄存器,这个操作是公共的操作,与具体的指令无关,所以不需要操作码的控制。
12.微程序控制器的速度比硬布线控制器慢,主要是因为(D )。
A.增加了从磁盘存储器读取微指令的时间B.增加了从主存读取微指令的时间C.增加了从指令寄存器读取微指令的时间D.增加了从控制存储器读取微指令的时间控制存储器中存放有微指令,在|执行时需要从中读出相应的微指令13.水平型微指令与垂直型微指令相比(B )。
A.前者一次只能完成一个操作 B.后者一次只能完成一个操作C.两者都是一次只能完成一个操作 D.两者都能一次完成多个操作一条水平型微指令能定义并执行几种并行的基本操作;一条垂直型微指令只能定义并执行一种基本操作14.下列说法正确的是( C )。
Ⅰ.微程序控制方式和硬布线方式相比较,前者可以使指令的执行速度更快Ⅱ.若采用微程序控制方式,则可用LiPC取代PCⅢ.控制存储器可以用ROM实现Ⅳ.指令周期也称为CPU周期A. Ⅰ、Ⅲ B.Ⅱ、Ⅲ C.只有Ⅲ D. Ⅰ、Ⅲ、ⅣⅠ说法可以这样理解,微程序控制方式是采用软件方式来执行指令,而硬布线方式则是采用硬件方式来执行指令,当一个命令信号到来时,硬布线方式下,命令信号只需要通过一些门电路,就可以快速产生有效的控制信号来控制部件完成操作,因此速度较快,故Ⅰ错误。
μPC无法取代PC,因为它只是在微程序中指向下一条微指令地址的寄存器。
当一条指令执行时,分派给微程序部件来进行具体操作,而这个操作仅仅是限于这条指令的内部,它无法得知整个程序是什么样,因此它也必然不可能知道这段微程序执行完毕后下一条是什么指令,故Ⅱ错误。
由于每一条微指令执行时所发出的控制信号是事先设计好的,不需要改变,故此存放所有控制信号的存储器应为只读存储器,并将其集成到CPU内,称其为控制存储器.故fTI正确。
指令周期是从一条指令的启动到下一条指令的启动的间隔时间.CPU周期是机器周期,是指令执行中每一步操作所需的时间,故Ⅳ错误。
15.下列部件中属于控制部件的是( B )。
Ⅰ.指令寄存器Ⅱ.操作控制器Ⅲ.程序计数器Ⅳ,状态条件寄存器A.Ⅰ、Ⅲ、Ⅳ B.Ⅰ、Ⅱ、ⅢC.Ⅰ、Ⅱ、Ⅳ D.Ⅰ、Ⅱ、Ⅲ、ⅣCPU控制器主要由3个部件组成:指令寄存器、程序计数器和操作控制器。
状态条件寄存器通常属于运算器的部件,保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容,如运算结果进位标志(C)、运算结果溢出标志(V)、运算结果为零标志(Z)、运算结果为负标志(N)、中断标志(I)、方向标志(D)和单步标识等。
16.若某机主频为200MHz,每个指令周期平均为2.5CPU周期,每个CPU周期平均包括2个主频周期,问:1)该机平均指令执行速度为多少MIPS?2)若主频不变,但每条指令平均包括5个CPU周期,每个CPU周期又包含4个主频周期,平均指令执行速度又为多少MIPS?3)由此可得出什么结论?1.解答:1)主频为200MHz,所以主频周期=l/200MHz=0.005μs。
每个指令周期平均为2.5CPU周期,每个CPU周期平均包括2个主频周期,所以一条指令的执行时间=2×2.5×0.005μs=0.025μs。
该机平均指令执行速度=l/0.025=40MIPS。
2)每条指令平均包括5个CPU周期,每个CPU周期又包含4个主频周期,所以一条指令的执行时间=4X5X0.005μs=0.1μs。
该机平均指令执行速度=1/0.1=10MIPS3)由此可见:指令的复杂程度会影响指令的平均执行速度。
17.某微程序控制器中,采用水平型直接控制(编码)方式的微指令格式,后续微指令地址由微指令的下地址字段给出。
已知机器共有28个微命令,6个互斥的可判定的外部条件,控制存储器的容量为512x40位。
试设计其微指令的格式,并说明理由。
解答:水平型微指令由操作控制字段、判别测试字段和下地址字段三部分构成。
因为微指令采用直接控制(编码)方式,所以其操作控制字段的位数等于微命令数,为28位。
又由于后继微指令地址由下地址字段给出,故其下地址字段的位数可根据控制存储器的容量(512x40位)确定为9位。
当微程序出现分支时,后续微指令地址的形成取决于状态条件——6个互斥的可判定外部条件,因此状态位应编码成3位,非分支时的后续微指令地址由微指令的下地址字段直接给出。
微指令的格式如下图所示。
18.下列关于超标量流水线不正确的是( D )。
A.在一个时钟周期内一条流水线可执行一条以上的指令B.一条指令分为多段指令来由不同电路单元完成C.超标量是通过内置多条流水线来同时执行多个处理器,其实质是以空问换取时间D.超标量流水线是指运算操作并行超标量流水线是指在一个时钟周期内一条流水线可执行一条以上的指令。
一条指令分为多段指令,由不同电路单元完成。
超标量是通过内置多条流水线来同时执行多个处理器,其实质是以空间换取时间,19.设指令流水线把一条指令分为取指、分析、执行3个部分,且3部分的时间分别是t提取=2ns,t分析=2ns,t执行=1ns,则100条指令全部执行完毕需( D )。
A. 163nsB.183ns C- 193ns D.203ns每个功能段的时间设定为取指、分析和执行部分的最长时间2ns.第一条指令在第5ns时执行完毕,其余的99条指令每隔2ns执行完一条,所以100条指令全部执行完毕所需时间为[5+99x2]ns=203ns。