第五模块：时序逻辑电路一、本模块学习目标1、掌握时序逻辑电路的特点；2、熟练掌握时序逻辑电路的分析与设计方法；3、掌握同步和异步的二—十进制计数器的构成方法和工作原理；4、熟练掌握中规模集成芯片，运用“反馈归零法”、“反馈置数法”、“反馈置最小数法”和“级联法”等四种方法构成“N进制计数器”。
二、本模块重难点内容1、时序逻辑电路在逻辑功能和电路结构上的特点，以及时序逻辑电路逻辑功能的描述方法。
2、同步时序逻辑电路的分析方法和设计方法。
3、几种常见中规模集成时序逻辑电路的逻辑功能和使用方法（会读功能表，掌握扩展接法及任意进制计数器的构成方法等）。
三、本模块问题释疑1、时序逻辑电路由哪几部分组成？它和组合电路的区别是什么？答：时序逻辑电路由组合电路和存储电路两部分组成。
组合逻辑电路在任一时刻的输出信号仅与当时的输入信号有关；而时序逻辑电路还与电路原来的状态有关。
时序电路可分为同步时序电路和异步时序电路两大类。
2、描述时序电路逻辑功能的方法有哪几种？答：描述时序电路逻辑功能的方法有：状态方程、驱动方程、输出方程、状态表、状态图和时序图。
3、什么是状态表、状态图、时序图？答：反映时序逻辑电路的输出Z、次态Q n+1和电路的输入X，现态Q n间对应取值关系的表格称为状态表。
反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形称为状态图。
时序图即时序电路的工作波形图。
4、状态图怎样构成？答：在状态图中，圆圈及圈内的字母或数字表示电路的各个状态，连线箭头表示状态转换的方向（由现态到次态）。
标在连线一侧的数字表示状态转换前输入信号的取值和输出值。
例如已知状态表，请作出状态转换图。
答：其对应的状态转换图如下：5、存储电路的作用？答：由于时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且还与电路原来的状态有关，因此，时序逻辑电路中必须存储电路，由它将某一时刻之前的电路状态保存下来。
6、时序逻辑电路的特点？解：时序逻辑电路的特点如下：a)时序逻辑电路由组合电路和存储电路组成。
b)时序逻辑电路中存在反馈，因而电路的工作状态与时间因素相关，即时序电路的输出由电路的输入和电路原来的状态共同决定。
7、分析比较同步时序电路和异步时序电路？答：同步时序电路：电路中的触发器均用一个时钟脉冲，在它的统一控制下，各触发器同时翻转，工作的速度较快。
异步时序电路：电路中存在多个时钟信号，分别控制不同的触发器，因此，各触发器不是在同一时刻翻转，时间上有先有后，工作速度较慢。
8、时序电路按输出与输入的关系如何分类？答：可分为米里型和莫尔型两类。
米里型电路的输出是输入变量和电路现状的函数；莫尔型电路的输出仅与电路的现态有关。
9、什么是时序逻辑电路的分析？答：根据给定的时序逻辑电路图，通过分析，求出它的输出Z的变化规律，以及电路状态Q的转换规律，进而说明该时序电路的逻辑功能和工作特性。
10、列写状态表的方法？答：先填入电路现态Q n的所有组合状态以及输入信号X的所有组合状态，然后根据输出方程及状态方程，逐行填入当前输出Z的相应值，以及次态Q n+1的相应值。
如下例所示：11、什么是原始状态图？做图方法？答：直接由要求实现的逻辑功能求得的状态转换图叫做原始状态图。
具体做法：a)分析给定的逻辑功能，确定输入变量、输出变量及该电路应包含的状态，并用字母S O、S1、……表示这些状态。
b)分别以上述状态为现态，考察在每一个可能的输入组合作用下应转入哪个状态及相应的输出，便可求得符合题意的状态图。
12、作出原始状态图？设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。
例如：输入X 101100111011110输入Y 000000001000110答：所作出的原始状态图如下：13、什么是状态等价？如何进行状态化简？答：所谓状态等价，是指在原始状态图中，如果有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且向同一个次态转换，则称这些状态是等价的。
凡是等价状态都可以合并。
例如S1与S2等价，可取消S2并且将S2出发的所有连线去掉，将指向S2的连线改而指向S1。
14、指出下列原始状态转换图中有否等价的状态？答：所得原始状态图中，状态S2和S3等价。
因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。
所以它们可以合并为一个状态，合并后的状态用S2表示。
15、选择触发器个数的要求？答：在进行时序逻辑电路设计时，设电路包含M个状态，则选择触发器的个数为n，应满足2n-1<M≤2n。
16、如果发现设计的电路没有自启动能力，如何修改？答：在驱动信号之卡诺图的包围圈中，对无效状态X的处理作适当修改，即原来取1画入包围圈的，可试改为取0而不画入包围圈，或者相反。
得到新的驱动方程和逻辑图，再检查其自启动能力，直到能够自启动为止。
17、列举描述时序电路逻辑功能的各种方法的特点？答：逻辑方程组是和具体时序电路直接对应的，状态表和状态图能给出时序电路的全部工作过程，时序图能更直观地显示电路的工作过程。
18、什么是有效序列、无效序列？答：状态图中有些状态，形成闭合回路，在电路正常工作时，电路状态总是按照回路中的箭头方向循环变化，构成有效序列即有效状态。
其余不在闭合回路中的状态为无效状态。
19、什么是自启动能力？答：在状态图中，若电路由于某种原因进入无效状态时，在CP脉冲作用后，电路能自动回到有效序列，这种能力称为电路具有自启动能力。
20、异步时序逻辑电路分析的注意事项？答：在异步时序逻辑电路中，由于没有统一的时钟脉冲，分析时必须注意，触发器只有在再到其CP端上的信号有效时，才有可能改变状态。
否则，触发器将保持原有状态不变。
根据各触发器的时钟信号CP的逻辑表达式及触发方式，确定各CP 端是否有触发信号作用。
21、计数器如何分类？答：按时钟脉冲输入方式可分为同步计数器和异步计数器；按进位体制可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势分为加计数器、减计数器和可逆计数器。
22、什么是异步计数器，什么是同步计数器？两者区别何在？答：组成计数器的各触发器的CP脉冲不是同一个脉冲，因此各触发器状态翻转不在同一时刻，称为异步计数器。
组成计数器的各触发器均由同一个CP脉冲控制，状态翻转也在同一时刻进行，称为同步计数器。
同步计数器运算速度快，可靠性高。
而异步计数器不仅运算速度慢，而且可能产生误码，如由状态“0111”变到状态“1000”的过程实际上是0111→0110→0100→0000→1000。
同步计数器则在同一时刻由0111→1000。
23、什么是模2计数器？答：进位模数为2n的计数器统称为模2计数器，其中n为触发器的级数。
24、列举计数器和寄存器的功能？答：计数器用于统计输入时钟脉冲的个数、分频、定时、产生节拍脉冲等。
寄存器的功能是存储代码。
移位寄存器还可以用来实现数据的串行——并行转换、数据处理及数值的运算。
25、列出二进制计数器极间连接的规律？答：其规律如下：26、2n进制同步加法计数器组成规律？答：同步计数器各触发器的时钟端均接至同一个时钟源CP，同时翻转。
最低位每来一个时钟必翻转一次，其它各位在其全部低位均为“1”时，即低位向高位进位时，在时钟CP作用下才翻转。
用JK触发器实现，则：27、画出3位二进制计数器的输出波形？答：其输出波形如下：28、用边沿JK触发器构成异步4位二进制加运算计数器。
答：连接电路如下图所示：29、2n进制同步减法计数器组成规律？答：最低位触发器每来一个时钟就翻转一次，而高位触发器只有在低位全部为0，低位需向高位借位时，在时钟的作用下才产生翻转。
用JK触发器实现，则：30、分析异步计数器的延迟时间？答：对于一个n位的二进制异步计数器来说，从一个计数脉冲到来。
到n个触发器翻转稳定，需要经历的最长时间是ntpd，为保证计数器的状态能正确反映计数脉冲的个数，下一个计数脉冲必须在ntpd后到来，因此，计数脉冲的最小周期Tmin=ntpd。
31、二进制异步计数器的特点？答：（1）n位二进制异步计数器由n个处于计数工作状态的触发器组成。
（2）串行计数，工作速度较低。
32、同步计数器工作特点？答：计数脉冲同时接于触发器的时钟脉搏冲输入端，当计数脉冲到来时，应该翻转的触发器是同时翻转的，没有各级延迟时间的积累问题，并行计数。
33、什么是可逆计数器？答：同时兼有加和减两种计数功能的计数器称为可逆计数器。
34、检查自启动的方法？答：画出包括无效状态在内的完整的状态图，看能否从无效状态进入有效状态。
35、同步计数器和异步计数器的性能进行比较？答：性能进行比较如下：1）与异步计数器相比，同步计数器的电路结构要复杂得多；2）同步计数器的各触发器受到同一时钟脉冲控制，决定各触发器状态的条件（J、K状态）也是并行产生的，所以该计数器的最端输入脉冲的周期为一级触发器延迟时间，与异步计数器比较，其速度提高了很多；3）由于各个触发器的状态几乎是同时改变的，在译码显示时，不易产生差错；4）在同步计数器中，由于全部触发器都由同一个脉冲源来驱动，要求脉冲源具有较大的功率。
36、列举一些常用的集成计数器芯片。
答：常用的集成计数器芯片如下：74LS160：4位同步十进制加法计数器，异步清除；74LS161：4位同步二进制加法计数器，异步清除；74LS162：4位同步十进制加法计数器，同步清除；74LS163：4位同步二进制加法计数器，同步清除；74LS190：4位同步十进制加/减法计数器；74LS191：4位同步二进制加/减法计数器；74LS192：4位同步十进制加/减法计数器，带清除；74LS193：4位同步二进制加/减法计数器，带清除37、74161的功能？答：74161是4位二进制同步加计数器，功能有：①异步清零；②同步并行预置数；③保持功能；④计数功能。
其功能表如下：38、什么是异步清零？答：当R D=0时，不管其他输入端的状态如何（包括时钟信号CP），计数器输出将被直接置零，称为异步清零。
39、什么是同步并行预置？答：在R D=1时，当LD=0，且有时钟脉冲CP的上升沿作用时，A、B、C、D输入端的数据将分别被Q A~Q D所接收。
40、74161分别处于保持和计数状态的条件？答：在R D=LP=1的条件下，当ET·EP=0，即两个计数使能端中有0时，不管有无CP脉冲作用，计数器都将保持原有状态不变。
当R D=LD=EP=ET=1时，74161处于计数状态。
41、用74161的异步清零的功能构成12进制的计数器，请画出电路图。
答：其电路图如下：42、用74161的同步置数的功能构成12进制的计数器，请画出电路图。
