下载文档原格式
Xilinx联盟计划合作伙伴的最新技术重点介绍了赛灵思联盟合作伙伴生态系统的最新技术更新赛灵思联盟计划是指与赛灵思合作推动全可编程技术发展的认证公司组成的全球性生态系统。
赛灵思创建了这个生态系统，旨在利用开放平台和标准以满足客户需求并致力于帮助它取得长期成功。
包括IP提供商、EDA厂商、嵌入式软件提供商、系统集成商和硬件供应商等在内的赛灵思联盟成员助力提升您的设计生产力，同时最大限度地降低风险。
下面为您分享一些精彩案例。
面向ZYNQ ULTRASCALE+ MPSOC的基于LINUX的多核框架鉴于即将推出的赛灵思Zynq? UltraScale+ ? MPSoC 具备更高的容量、性能和复杂度，因此应用开发人员需要采用新的改进的软件开发范式来有效管理并充分发挥该器件提供的异构处理能力。
Mentor Graphics 的Mentor 嵌入式多核框架作为一种支持基础结构可以管理计算资源的生命周期以及异构多处理环境中的处理器间通信。
Mentor 产品组合的初始集成展示了在管理生命周期和通信的四核ARM?Cortex ? -A53 上运行的SMP Linux。
Nucleus RTOS 运行于采用Mentor 嵌入式多核框架的ARM Cortex-R5 内核上。
Mentor 的Sourcery Codebench 工具可提供一种用来设计非对称多处理(AMP) 系统的集成开发环境。
开发人员在对异构内核上的异构软件环境进行调试和特性描述时需要面对特有的挑战。
Mentor 的嵌入式开发工具为用户避免了这些复杂问题，并使用户深入了解系统运行时间。
这些工具包括如下：用于在AMP 系统中进行资源分区的工具（今年晚些时候供货）用于构建和封装远程固件/ 应用程序的工具用于调试AMP 系统中出现的每个软件环境的IDE能对每个OS/ 应用环境进行特性描述并以统一的时间基准来分析数据的工具如需了解更多信息，敬请访问网址 .MATHWORKS扩大对 ZYNQ-7000全可编程SOC的支持赛灵思联盟计划成员MathWorks在2 0 1 4 b 版本中扩大了对赛灵思Zynq-7000 全可编程SoC 的支持。
SOM产品手册SOM Product Guide2023关于我们官方合作伙伴业务范围芯驿电子科技（上海）有限公司，成立于2012年，总部位于上海松江临港科技城，是一家车载智能产品和FPGA 技术方案公司，拥有“AUMO”和“ALINX”两大品牌，其中AUMO 品牌专注车载智能产品，ALINX 品牌专注于FPGA 产品和方案定制。
经历十年发展，公司产品已经远销海外30多个国家。
2018年，公司通过高新技术企业认证，并通过ISO9001质量体系认证；2019年，荣获上海市松江区九亭镇“科技创新奖”；2020年，荣获上海市“专精特新企业“称号；2021年，申请通过上海市科技型中小企业技术创新资金项目，通过了国家级科技型中小企业认定，并通过了高新技术企业认证复审；2022年获得上海市张江国家自主创新示范区专项发展资金并通过“上海市创新型中小企业”认证。
ALINX 是全球的FPGA 芯片龙头企业XILINX 官方合作伙伴，国内FPGA 芯片龙头企业紫光同创官方合作伙伴，同时作为百度AI 合作伙伴，为百度定制了国产AI飞桨系统的Edgeboard 系列边缘设备。
通过多年的研发投入，已经推出100多款FPGA SoM 模组和配套板卡，积累了1000多家企业批量用户，上万个独立开发者，市场占有率遥遥领先。
通过产品+定制化服务的经营方式，ALINX 将继续加大对产品研发和技术研究的投入，不断与垂直行业客户合作，聚焦高端设备领域，协助客户解决行业的技术难题。
主要聚焦于FPGA + AI 解决方案，FPGA 国产化，FPGA 开发套件， ALINX 自有品牌产品。
公司提供的设计解决方案涉及人工智能、自动驾驶、轨道交通、半导体、5G 通信、医疗设备、工业互联、仪器仪表、数据中心、机器视觉、视频图像处理等行业。
紫光同创国内唯一的FPGA 板卡官方合作伙伴，XILINX 官方重要合作伙伴，百度AI合作伙伴。
轨道交通医疗设备半导体自动驾驶智能制造AI人工智能产品定制简介产品定制业务主要针对企业和研究院所，根据客户的需求进行产品的软硬件设计。
ARTIX-7 FPGA核心板用户手册AC7A200REV 1.0版芯驿电子科技（上海）有限公司黑金动力社区目录(一)简介 (3)(二)FPGA (4)(三)有源差分晶振 (6)(四)DDR3 (8)(五)QSPI Flash (12)(六)LED灯 (13)(七)JTAG接口 (15)(八)电源接口 (15)(九)扩展接口 (16)(十)电源 (24)(十一)结构图 (27)(一)简介AC7A200(核心板型号，下同)核心板，是基于XILINX公司的ARTIX-7系列200T 的XC7A200T-2FBG484I这款芯片开发的高性能核心板，具有高速，高带宽，高容量等特点，适合高速数据通信，视频图像处理，高速数据采集等方面使用。
这款核心板使用了2片MICRON公司的MT41J256M16HA-125这款DDR3芯片，每片DDR的容量为4Gbit；2片DDR芯片组合成32bit的数据总线宽度，FPGA和DDR3之间的读写数据带宽高达25Gb；这样的配置，可以满足高带宽的数据处理的需求。
这款核心板扩展出180个3.3V电平标准普通IO口，15个1.5V电平标准的普通IO口，还有4对GTP高速RX/TX差分信号。
对于需要大量IO的用户，此核心板将是不错的选择。
而且，FPGA芯片到接口之间走线做了等长和差分处理，并且核心板尺寸仅为60*60（mm），对于二次开发来说非常适合。
AC7A200核心板正面图AC7A200核心板背面图(二)FPGA前面已经介绍过了，我们所使用的FPGA型号为XC7A200T-2FBG484I，属于Xilinx公司Artix-7系列的产品，速度等级为2，温度等级为工业级。
此型号为FBG484封装，484个引脚。
Xilinx ARTIX-7 FPGA的芯片命名规则如下：图2-2-1为开发板所用的FPGA芯片实物图。
图2-2-1 FPGA芯片实物FPGA供电系统Artix-7 FPGA电源有V CCINT, V CCBRAM, V CCAUX, V CCO, V MGTAVCC和V MGTAVTT。
恩智浦半导体文档编号：IMXLXRM 参考手册第LF5.10.72_2.2.0版，2021年12月17日i.MX Linux 参考手册恩智浦半导体目录第1章介绍 (21)1.1概述 (21)1.1.1软件基础 (21)1.1.2功能 (21)1.2目标读者 (25)1.2.1规范 (25)1.2.2定义和缩略语 (25)1.3参考资料 (29)第2章系统 (31)2.1机器特定层（MSL） (31)2.1.1介绍 (31)2.1.2中断（操作） (31)2.1.2.1中断硬件操作 (31)2.1.2.2中断软件操作 (31)2.1.2.3中断功能 (32)2.1.2.4中断源代码结构 (32)2.1.2.5中断编程接口 (32)2.1.3定时器 (32)2.1.3.1定时器软件操作 (33)2.1.3.2定时器特性 (33)2.1.3.3定时器源代码结构 (33)2.1.3.4定时器编程接口 (33)2.1.4存储器映射 (34)2.1.4.1存储器映射硬件操作 (34)2.1.4.2存储器映射特性 (34)2.1.5IOMUX. (34)2.1.5.1IOMUX硬件操作 (34)2.1.5.2IOMUX软件操作 (34)2.1.5.3IOMUX特性 (35)2.1.5.4IOMUX源代码结构 (35)2.1.5.5IOMUX编程接口 (35)2.1.5.6通过GPIO模块进行IOMUX控制 (36)2.1.5.6.1GPIO硬件操作 (36)2.1.5.6.2GPIO软件操作（通用） (36)2.1.5.6.3GPIO实施 (36)2.1.6通用输入/输出（GPIO） (36)2.1.6.1GPIO软件操作 (36)2.1.6.1.1API for GPIO (37)2.1.6.2GPIO特性 (37)2.1.6.3GPIO模块源代码结构 (37)2.1.6.4GPIO编程接口2 (37)2.1.7时钟 (37)2.1.7.1时钟软件操作 (38)2.1.7.2时钟特性 (38)2.1.7.3源代码结构 (38)2.1.7.4 (38)2.2系统控制器 (38)2.2.1介绍 (38)2.3.1介绍 (40)2.4稳压器驱动 (41)2.4.1介绍 (41)2.4.2硬件操作 (41)2.4.3软件操作 (41)2.4.4驱动特性 (42)2.4.5驱动接口详情 (42)2.4.6稳压器API (42)2.4.7源代码结构 (43)2.4.8菜单配置选项 (43)2.5电源管理 (43)2.5.1低电平电源管理 (43)2.5.1.1介绍 (43)2.5.1.2软件操作 (44)2.5.1.3源代码结构 (45)2.5.1.4菜单配置选项 (46)2.5.1.5编程接口 (46)2.5.2PMIC PF稳压器 (46)2.5.2.1介绍 (46)2.5.2.2硬件操作 (46)2.5.2.3软件操作 (46)2.5.2.4驱动特性 (47)2.5.2.5稳压器API (47)2.5.2.6驱动架构 (48)2.5.2.7驱动接口详情 (48)2.5.2.8源代码结构 (49)2.5.2.9菜单配置选项 (49)2.5.3CPU频率缩放（CPUFREQ） (49)2.5.3.1介绍 (49)2.5.3.2软件操作 (49)2.5.3.3源代码结构 (50)2.5.3.4菜单配置选项 (50)2.5.4动态总线频率 (51)2.5.4.1介绍 (51)2.5.4.2操作 (51)2.5.4.3软件操作 (51)2.5.4.4源代码结构 (52)2.5.4.5菜单配置选项 (53)2.5.5电池充电 (53)2.5.5.1介绍 (53)2.5.5.2软件操作 (53)2.5.5.3源代码结构 (53)2.5.5.4菜单配置选项 (53)2.6OProfile (53)2.6.1介绍 (53)2.6.1.1概述 (53)2.6.1.2特性 (53)2.6.1.3硬件操作 (54)2.6.1.4架构专用组件 (54)2.6.1.5伪文件系统 (54)2.6.1.6通用内核驱动 (54)2.6.1.7OProfile Daemon (54)2.6.1.8后分析工具 (55)2.6.1.9中断要求 (55)2.6.2.1源代码结构 (55)2.6.2.2菜单配置选项 (55)2.6.2.3编程接口 (55)2.6.2.4示例软件配置 (55)2.7脉宽调制器（PWM） (56)2.7.1介绍 (56)2.7.2硬件操作 (56)2.7.3时钟 (57)2.7.4软件操作 (58)2.7.5驱动特性 (58)2.7.6源代码结构 (58)2.7.7菜单配置选项 (58)2.8远程处理器消息传递 (59)2.8.1介绍 (59)2.8.2特性 (60)2.8.3源代码 (60)2.8.4菜单配置选项 (61)2.8.5运行i.MX RPMsg测试程序 (61)2.9散热 (62)2.9.1介绍 (62)2.9.2软件操作 (63)2.9.3源代码结构 (63)2.9.4菜单配置选项 (63)2.10传感器 (63)2.10.1介绍 (63)2.10.2传感器驱动软件操作 (64)2.10.3源代码结构 (64)2.10.4菜单配置选项 (64)2.11看门狗（WDOG） (64)2.11.1介绍 (64)2.11.2硬件操作 (65)2.11.3软件操作 (65)2.11.4通用看门狗 (65)2.11.5驱动特性 (65)2.11.6源代码结构 (65)2.11.7菜单配置选项 (65)2.11.8编程接口 (66)第3章存储 (67)3.1带DMA的AHB到APBH桥接器（APBH-Bridge-DMA） (67)3.1.1概述 (67)3.1.1.1硬件操作 (67)3.1.1.2软件操作 (67)3.1.1.3源代码结构 (68)3.1.1.4菜单配置选项 (68)3.1.1.5编程接口 (68)3.2EIM NOR (68)3.2.1介绍 (68)3.2.2硬件操作 (68)3.2.3软件操作 (68)3.2.4源代码 (69)3.2.5启用EIM NOR (69)3.3MMC/SD/SDIO主机 (69)3.3.3软件操作 (70)3.3.4驱动特性 (71)3.3.5源代码结构 (71)3.3.6菜单配置选项 (72)3.3.7设备树绑定 (72)3.3.8编程接口 (73)3.3.9可加载模块操作 (73)3.4NAND GPMI 闪存 (74)3.4.1介绍 (74)3.4.2硬件操作 (74)3.4.3软件操作 (75)3.4.4基本操作：读/写 (75)3.4.5向后兼容性 (75)3.4.6纠错 (76)3.4.7启动控制块管理 (76)3.4.8坏块处理 (76)3.4.9源代码结构 (76)3.4.10菜单配置选项 (76)3.5四线串行外设接口（QuadSPI） (77)3.5.1介绍 (77)3.5.2硬件操作 (77)3.5.3软件操作 (77)3.5.4驱动特性 (78)3.5.5源代码结构 (78)3.5.6菜单配置选项 (78)3.6SATA. (79)3.6.1介绍 (79)3.6.2电路板配置选项 (79)3.6.3软件操作 (79)3.6.4源代码结构 (79)3.6.5菜单配置选项 (79)3.6.6编程接口 (80)3.6.7使用示例 (80)3.6.8使用示例 (80)3.7SDMA API (81)3.7.1概述 (81)3.7.2硬件操作 (81)3.7.3软件操作 (82)3.7.4源代码结构 (82)3.7.5带SDMA外壳的特殊外设 (83)3.7.5.1i.MX 6/7Dual/8M/中的I2C (83)3.8SPI NOR闪存技术设备（MTD） (83)3.8.1介绍 (83)3.8.2硬件操作 (83)3.8.3软件操作 (84)3.8.4源代码结构 (84)3.8.5菜单配置选项 (84)第4章连接 (85)4.1 ADC. (85)4.1.1ADC介绍 (85)4.1.2ADC外部信号 (85)4.1.5菜单配置选项 (86)4.1.6编程接口 (86)4.2 ENET IEEE-1588. (87)4.2.1介绍 (87)4.2.1.1发送时间戳 (87)4.2.1.2接收时间戳 (87)4.2.2软件操作 (88)4.2.2.1源代码结构 (88)4.2.2.2菜单配置选项 (88)4.2.2.3编程接口 (88)4.2.31588堆栈介绍 (88)4.2.3.1Linuxptp 堆栈特性 (88)4.2.3.2使用Linuxptp (89)4.3增强型可配置串行外设接口（ECSPI） (89)4.3.1介绍 (89)4.3.2软件操作 (89)4.3.3Linux操作系统中的SPI子系统 (89)4.3.4软件局限性 (90)4.3.5标准操作 (91)4.3.6ECSPI同步操作 (91)4.3.7源代码结构 (92)4.3.8菜单配置选项 (92)4.3.9编程接口 (92)4.3.10中断要求 (92)4.4快速以太网控制器（FEC） (92)4.4.1介绍 (92)4.4.2硬件操作 (93)4.4.3软件操作 (94)4.4.4源代码结构 (95)4.4.5菜单配置选项 (95)4.4.6编程接口 (95)4.4.6.1获取 MAC 地址 (96)4.5FlexCAN (96)4.5.1介绍 (96)4.5.1.1软件操作 (96)4.5.1.2源代码结构 (96)4.5.1.3菜单配置选项 (97)4.6I2C (97)4.6.1介绍 (97)4.6.2LPI2C总线驱动概述 (97)4.6.3I2C器件驱动概述 (98)4.6.4软件操作 (98)4.6.5I2C总线驱动软件操作 (98)4.6.6I2C器件驱动软件操作 (98)4.6.7驱动特性 (98)4.6.8源代码结构 (98)4.6.9菜单配置选项 (99)4.6.10编程接口 (99)4.7媒体本地总线（MediaLB） (99)4.7.1介绍 (99)4.7.2MLB驱动概述 (101)4.7.3软件操作 (102)4.7.4源代码结构 (103)4.8PCI Express 根复合体 (103)4.8.1介绍 (103)4.8.2术语和凡例 (103)4.8.3i.MX 上的 PCIe 拓扑 (104)4.8.4特性 (105)4.8.5Linux OS PCI子系统和RC驱动 (106)4.8.6PCIe驱动源文件 (106)4.8.7系统资源：存储器布局 (107)4.8.8系统资源：中断线 (109)4.9 USB (109)4.9.1介绍 (109)4.9.2架构概述 (109)4.9.3硬件操作 (110)4.9.4软件操作 (110)4.9.5源代码结构 (110)4.9.6菜单配置选项 (111)4.9.7USB唤醒使用 (111)4.9.8如何关闭USB子设备电源 (112)4.9.9更改控制器操作模式 (112)4.9.10可加载模块支持 (112)4.9.11USB 充电器检测 (112)4.9.12嵌入式主机认证 (113)4.9.12.1添加TPL-Support属性 (113)4.9.12.2VBUS控制 (113)4.10 USB3 (114)4.10.1介绍 (114)4.10.2源代码结构 (114)4.11LPUART (114)4.11.1介绍 (114)4.11.2硬件操作 (115)4.11.3软件操作 (115)4.11.4驱动特性 (115)4.11.5源代码结构 (116)4.11.6菜单配置选项 (116)4.11.7编程接口 (116)4.11.8中断要求 (116)4.12蓝牙 (116)4.12.1蓝牙无线技术介绍 (116)4.12.2蓝牙驱动概述 (116)4.12.3蓝牙驱动文件 (117)4.12.4蓝牙协议栈 (117)4.12.5菜单配置选项 (117)4.13 Wi-Fi (117)4.13.1介绍 (117)4.13.2软件操作 (118)4.13.3驱动特性 (118)4.13.4源代码结构 (118)4.13.5菜单配置选项 (118)4.13.6从用户空间配置WLAN (118)第5章图形 (120)5.1图形处理单元（GPU） (120)5.1.1介绍 (120)5.1.3硬件操作 (121)5.1.4软件操作 (121)5.1.5源代码结构 (121)5.1.6库结构 (122)5.1.7API参考 (123)5.1.8菜单配置选项 (124)5.2Wayland (124)5.2.1介绍 (124)5.2.2软件操作 (124)5.2.3Yocto 构建说明 (124)5.2.4自定义Weston (124)5.2.5运行Weston (125)5.3X Windows 加速 (126)5.3.1介绍 (126)5.3.2硬件操作 (126)5.3.3软件操作 (126)5.3.4X-Windows加速架构 (127)5.3.5X-Windows 系统的 i.MX 驱动 (127)5.3.6面向X-Windows 系统的 i.MX 直接渲染基础设施（DRI） (128)5.3.7EGL-X库 (129)5.3.8面向i.MX的xorg.conf (130)5.3.9在 Yocto上设置 X-Windows 系统加速 (131)5.3.10设置 X Window 系统加速 (132)5.3.11故障排除 (133)第6章视频 (135)6.1捕获概述 (135)6.1.1介绍 (135)6.1.2Omnivision Camera (136)6.1.3Parallel CSI (138)6.1.4MIPI摄像头串行接口（MIPI CSI） (139)6.1.5 HDMI (140)6.1.6软件操作 (140)6.1.7V4L2 Capture (140)6.1.8源代码结构 (141)6.2显示概述 (143)6.2.1介绍 (143)6.2.2帧缓冲区 (144)6.2.3直接渲染模型（DRM） (144)6.2.4显示分辨率 (144)6.2.5身份验证 (144)6.2.6平铺 (145)6.3显示控制器 (145)6.3.1显示处理单元（DPU） (145)6.3.1.1介绍 (145)6.3.1.2 DRM (146)6.3.1.3源代码结构 (146)6.3.1.4菜单配置选项 (147)6.3.2图像处理单元（IPU） (147)6.3.2.1介绍 (147)6.3.2.2硬件操作 (148)6.3.2.3软件操作 (149)6.3.2.4IPU 帧缓冲驱动概述 (150)6.3.2.6IPU帧缓冲软件操作 (150)6.3.2.7同步帧缓冲驱动 (150)6.3.2.8IPU背光驱动 (151)6.3.2.9IPU设备驱动 (151)6.3.2.10源代码结构 (152)6.3.2.11菜单配置选项 (153)6.3.3Pixel Pipeline（PxP） (155)6.3.3.1介绍 (155)6.3.3.2软件操作 (155)6.3.3.3关键数据结构 (155)6.3.3.4通道管理 (156)6.3.3.5描述符管理 (156)6.3.3.6完成通知 (156)6.3.3.7局限性 (156)6.3.3.8菜单配置选项 (156)6.3.3.9源代码结构 (157)6.3.4eLCDIF帧缓冲 (157)6.3.4.1介绍 (157)6.3.4.2软件操作 (157)6.3.4.3菜单配置选项 (158)6.3.4.4源代码结构 (158)6.3.5显示控制子系统（DCSS） (158)6.3.5.1介绍 (158)6.3.5.2源代码结构 (159)6.3.6DCNANO (159)6.3.6.1介绍 (159)6.3.6.2源代码结构 (160)6.4显示接口 (160)6.4.1Parallel LCD接口 (160)6.4.1.1介绍 (160)6.4.2MIPI DSI Interface (161)6.4.2.1介绍 (161)6.4.2.2软件操作 (162)6.4.2.3源代码结构 (162)6.4.2.4菜单配置选项 (162)6.4.3LVDS接口 (163)6.4.3.1介绍 (163)6.4.3.2软件操作 (163)6.4.3.3源代码结构 (164)6.4.3.4菜单配置选项 (164)6.4.4LVDS显示桥（LDB） (164)6.4.4.1介绍 (164)6.4.4.2软件操作 (164)6.4.4.3源代码结构 (165)6.4.4.4菜单配置选项 (165)6.4.5EPDC接口 (165)6.4.5.1介绍 (165)6.4.5.2EPDC 帧缓冲驱动概述 (166)6.4.5.3EPDC帧缓冲驱动扩展 (166)6.4.5.4EPDC面板配置 (166)6.4.5.5引导命令行参数 (167)6.4.5.6EPDC波形加载 (167)6.4.5.7使用默认波形文件 (167)6.4.5.8使用自定义波形文件 (168)6.4.5.10灰度帧缓冲选择 (168)6.4.5.11软件操作 (169)6.4.5.12结构和定义 (170)6.4.5.13源代码结构 (171)6.4.5.14菜单配置选项 (172)6.4.6高清多媒体接口（HDMI）和显示端口（DP）概述 (172)6.4.6.1介绍 (172)6.4.6.2软件操作 (173)6.4.6.3核心 (173)6.4.6.4显示设备注册和初始化 (173)6.4.6.5热插拔处理和视频模式更改 (174)6.4.6.6音频 (174)6.4.6.7i.MX 8 显示端口 (175)6.4.6.7.1介绍 (175)6.4.6.7.2软件操作 (176)6.4.6.7.3源代码结构 (177)6.4.6.7.4菜单配置选项 (177)6.4.6.8i.MX 6 片上高清多媒体接口（HDMI） (177)6.4.6.8.1介绍 (177)6.4.6.8.2软件操作 (179)6.4.6.8.3 CEC (180)6.4.6.8.4源代码结构 (181)6.4.6.8.5菜单配置选项 (182)6.4.6.9外接HDMI (182)6.4.6.9.1介绍 (182)6.4.6.9.2软件操作 (182)6.4.6.9.3源代码结构 (182)6.4.6.9.4菜单配置选项 (183)6.5 Video for Linux 2（V4L2） (183)6.5.1介绍 (183)6.5.1.1 i.MX 8 DPU V4L2 (183)6.5.1.2 PxP V4L2 (183)6.5.1.3带IPU V4L2的i.MX 6 (184)6.5.1.4IPU V4L2 捕获设备 (184)6.5.2V4L2捕获设备 (185)6.5.2.1V4L2 Capture IOCTL (185)6.5.2.2V4L2 Capture API的使用 (186)6.5.3V4L2输出设备 (187)6.5.3.1V4L2输出IOCTL (187)6.5.3.2V4L2输出API的使用 (188)6.5.4软件操作 (188)6.5.4.1源代码结构 (188)6.5.4.2菜单配置选项 (189)6.6视频模数转换器（VADC） (189)6.6.1介绍 (189)6.6.2软件操作 (189)6.6.3源代码结构 (190)6.6.4菜单配置选项 (190)6.6.5DTS配置 (190)6.7视频处理单元（VPU） (190)6.7.1介绍 (190)6.7.2软件操作 (191)6.7.3源代码结构 (194)6.7.4菜单配置选项 (195)6.8.1介绍 (195)6.8.2JPEG编码器和解码器驱动概述 (196)6.8.3JPEG编码器/解码器驱动的限制 (196)第7章音频 (198)7.1高级Linux声音架构片内系统（ALSA System on Chip, ASoC）声卡 (198)7.1.1ALSA声卡驱动程序简介 (198)7.1.2SoC声卡 (200)7.1.2.1立体声编解码器功能 (200)7.1.2.27.1音频编解码器功能 (200)7.1.2.3AM/FM编解码器功能 (201)7.1.2.4声卡信息 (201)7.1.3硬件操作 (201)7.1.3.1立体声音频编解码 (201)7.1.3.27.1音频编解码器 (202)7.1.3.3AM/FM编解码器 (202)7.1.4软件操作 (202)7.1.4.1ASoC驱动程序源架构 (202)7.1.4.2声卡注册 (203)7.1.4.3设备开放 (203)7.1.4.4设备树绑定 (203)7.1.4.5源代码结构 (204)7.1.4.6菜单配置选项 (205)7.2异步采样率转换器（ASRC） (206)7.2.1简介 (206)7.2.1.1硬件操作 (206)7.2.2软件操作 (206)7.2.2.1存储器到ASRC再到存储器的顺序 (207)7.2.2.2存储器到ASRC再到外设的顺序 (207)7.2.2.3源代码结构 (208)7.2.2.4菜单配置选项 (208)7.2.2.5设备树绑定 (208)7.2.2.6编程接口（导出的API和IOCTL） (209)7.3HDMI音频 (210)7.3.1简介 (210)7.4索尼/飞利浦数字接口（S/PDIF） (210)7.4.1简介 (210)7.4.1.1S/PDIF概述 (210)7.4.1.2硬件概述 (211)7.4.1.3软件概述 (211)7.4.1.4AsoC层 (212)7.4.2S/PDIF Tx驱动程序 (212)7.4.2.1驱动程序设计 (213)7.4.2.2提供的用户界面 (213)7.4.3S/PDIF Rx驱动程序 (213)7.4.3.1驱动程序设计 (214)7.4.3.2提供的用户界面 (214)7.4.4源代码结构 (216)7.4.4.1菜单配置选项 (217)7.4.4.2设备树绑定 (217)7.4.4.3中断和异常 (217)7.4.5单元测试准备 (217)7.4.5.1Tx测试步骤 (217)7.4.5.2Rx测试步骤 (217)7.5混音器（AUDMIX） (218)7.5.1混音器（AUDMIX） (218)7.5.2框图 (218)7.5.3硬件概述 (219)7.5.4软件概述 (219)7.5.4.1用户接口 (219)7.5.4.2源代码结构 (221)7.5.4.3菜单配置选项 (221)7.6PDM麦克风接口（MICFIL） (221)7.6.1简介 (221)7.6.2框图 (221)7.6.3硬件概述 (222)7.6.4软件概述 (223)7.6.4.1用户界面 (223)7.6.4.2源代码结构 (224)7.6.4.3菜单配置选项 (224)第8章安全性 (225)8.1加密加速和保证模块（CAAM） (225)8.1.1CAAM设备驱动程序概述 (225)8.1.2配置和作业执行级别 (225)8.1.3控制/配置驱动程序 (225)8.1.4作业环驱动程序 (226)8.1.5API接口级别 (226)8.1.6驱动程序配置 (229)8.1.7局限性 (230)8.1.8现有实施局限性的概述 (230)8.1.9初始化密钥库管理接口 (230)8.1.10检测可用的安全存储器存储单元 (231)8.1.11在检测到的单元中建立密钥库 (231)8.1.12释放密钥库 (231)8.1.13从密钥库中分配插槽 (232)8.1.14将数据加载到密钥库插槽 (232)8.1.15更新演示图像 (232)8.1.16解封密钥库中的数据 (233)8.1.17从密钥库插槽读取数据 (233)8.1.18将插槽释放回密钥库 (234)8.1.19CAAM/SNV——安全违规处理接口概述 (235)8.1.20操作 (235)8.1.21配置接口 (235)8.1.22安装处理程序 (236)8.1.23删除已安装的驱动程序 (236)8.1.24驱动程序配置CAAM/SNVS (236)8.2显示内容完整性校验程序（DCIC） (236)8.2.1简介 (236)8.2.2源代码结构 (237)8.2.3菜单配置选项 (237)8.2.4DTS配置 (237)8.2.5IOCTL函数 (237)8.2.6结构 (237)8.2.7DCIC CRC计算函数 (238)8.3智能卡接口——用户识别模块（SIM） (238)8.3.1简介 (238)8.3.2操作模式 (238)8.3.3外部信号说明 (238)8.3.4源代码结构 (238)8.3.5菜单配置选项 (238)8.3.6软件框架 (239)8.4安全非易失性存储（SNVS） (240)8.4.1简介 (240)8.5SNVS实时时钟（SRTC） (241)8.5.1简介 (241)8.5.2硬件操作 (241)8.5.3软件操作 (241)8.5.4驱动程序功能 (241)8.5.5源代码结构 (241)8.5.6菜单配置选项 (241)第9章恩智浦eIQ®机器学习（ML） (242)9.1恩智浦eIQ机器学习概述 (242)9.1.1机器学习简介 (242)9.1.2OpenCV (242)9.1.3Arm计算 (242)9.1.4TensorFlow Lite (242)9.1.5Arm NN (243)9.1.6ONNX Runtime (243)9.1.7PyTorch (243)9.1.8DeepViewRT TM (243)9.1.9 TVM (243)第10章单元测试 (244)10.1系统 (244)10.1.1Oprofile (244)10.1.1.1测试名称 (244)10.1.1.1.1位置 (244)10.1.1.1.2功能 (244)10.1.1.1.3配置 (244)10.1.1.1.4用例和预期输出 (244)10.1.2Owire (244)10.1.2.1测试名称 (244)10.1.2.1.1位置 (244)10.1.2.1.2功能 (244)10.1.2.1.3配置 (244)10.1.2.1.4用例和预期输出 (244)10.1.3电源管理 (245)10.1.3.1测试名称 (245)10.1.3.1.1位置 (245)10.1.3.1.2功能 (245)10.1.3.1.3配置 (245)10.1.3.1.4用例和预期输出 (245)10.1.4远程处理器消息传送 (248)10.1.4.1测试名称 (248)10.1.4.1.1位置 (248)10.1.4.1.2功能 (248)10.1.4.1.3配置 (248)10.1.4.1.4用例和预期输出 (250)10.1.5看门狗（WDOG） (250)10.1.5.1测试名称 (250)10.1.5.1.1位置 (250)10.1.5.1.2功能 (250)10.1.5.1.3配置 (250)10.1.5.1.4用例和预期输出 (250)10.2存储 (250)10.2.1媒体本地总线 (250)10.2.1.1测试名称 (250)10.2.1.1.1位置 (251)10.2.1.1.2功能 (251)10.2.1.1.3配置 (251)10.2.1.1.4用例和预期输出 (251)10.2.2MMC/SD/SDIO主机 (251)10.2.2.1测试名称 (251)10.2.2.1.1位置 (251)10.2.2.1.2功能 (251)10.2.2.1.3配置 (252)10.2.2.1.4用例和预期输出 (252)10.2.3 MMDC (252)10.2.3.1测试名称 (252)10.2.3.1.1位置 (252)10.2.3.1.2功能 (252)10.2.3.1.3配置 (252)10.2.3.1.4用例和预期输出 (252)10.2.4 SATA (252)10.2.4.1测试名称 (252)10.2.4.1.1位置 (252)10.2.4.1.2功能 (252)10.2.4.1.3配置 (253)10.2.4.1.4用例和预期输出 (253)10.3连接 (253)10.3.1增强型可配置串行外设接口（ECSPI） (253)10.3.1.1测试名称 (253)10.3.1.1.1位置 (253)10.3.1.1.2功能 (253)10.3.1.1.3配置 (253)10.3.1.1.4用例和预期输出 (253)10.3.2 ETM (253)10.3.2.1测试名称 (253)10.3.2.1.1位置 (254)10.3.2.1.2功能 (254)10.3.2.1.3配置 (254)10.3.2.1.4用例和预期输出 (254)10.3.3内部集成电路（I2C） (254)10.3.3.1测试名称 (254)10.3.3.1.1位置 (254)10.3.3.1.2功能 (254)10.3.3.1.3配置 (254)10.3.3.1.4用例和预期输出 (254)10.3.4 IIM (254)10.3.4.1测试名称 (254)10.3.4.1.1位置 (255)10.3.4.1.2功能 (255)10.3.4.1.3配置 (255)10.3.4.1.4用例和预期输出 (255)10.3.5键盘 (255)10.3.5.1测试名称 (255)10.3.5.1.1位置 (255)10.3.5.1.2功能 (255)10.3.5.1.3配置 (255)10.3.5.1.4用例和预期输出 (255)10.3.6低功耗通用异步收发器（LPUART） (256)10.3.6.1测试名称 (256)10.3.6.1.1位置 (256)10.3.6.1.2功能 (256)10.3.6.1.3配置 (256)10.3.6.1.4用例和预期输出 (256)10.3.7 USB (256)10.3.7.1测试名称 (256)10.3.7.1.1位置 (256)10.3.7.1.2功能 (256)10.3.7.1.3配置 (256)10.3.7.1.4用例和预期输出 (257)10.4图形 (257)10.4.1图形处理单元（GPU） (257)10.4.1.1测试名称 (257)10.4.1.1.1位置 (257)10.4.1.1.2功能 (257)10.4.1.1.3配置 (257)10.4.1.1.4用例和预期输出 (257)10.5视频 (259)10.5.1显示器 (259)10.5.1.1测试名称 (259)10.5.1.1.1位置 (259)10.5.1.1.2功能 (259)10.5.1.1.3配置 (260)10.5.1.1.4用例和预期输出 (260)10.5.2高清多媒体接口（HDMI）和显示端口（DP）概述 (263)10.5.2.1测试名称 (263)10.5.2.1.1位置 (263)10.5.2.1.2功能 (263)10.5.2.1.3配置 (263)10.5.2.1.4用例和预期输出 (263)10.5.3视频处理单元（VPU） (263)10.5.3.1i.MX 6测试 (263)10.5.3.1.1位置 (264)10.5.3.1.2功能 (264)10.5.3.1.3配置 (264)10.5.3.1.4用例和预期输出 (264)10.5.3.2i.MX 8M Quad的测试 (265)10.5.3.2.1位置 (265)10.5.3.2.2功能 (265)10.5.3.2.3用例和预期输出 (265)10.5.3.3i.MX 8M Mini的测试 (266)10.5.3.3.1位置 (266)10.5.3.3.2功能 (266)10.5.3.3.3用例和预期输出 (266)10.5.3.4i.MX 8QuadXPlus和8QuadMax的测试 (266)10.5.3.4.1位置 (266)10.5.3.4.2功能 (266)10.5.3.4.3用例和预期输出 (266)10.5.4JPEG编码器和解码器 (267)10.5.4.1测试名称 (267)10.5.4.1.1位置 (267)10.5.4.1.2功能 (267)10.5.4.1.3配置 (267)10.5.4.1.4用例和预期输出 (267)10.6音频 (268)10.6.1高级Linux声音架构（ALSA）片上系统（ASoC）声音 (268)10.6.1.1测试名称 (268)10.6.1.1.1位置 (268)10.6.1.1.2功能 (268)10.6.1.1.3配置 (268)10.6.1.1.4用例和预期输出 (268)10.6.2异步采样率转换器（ASRC） (268)10.6.2.1测试名称 (268)10.6.2.1.1位置 (268)10.6.2.1.2功能 (268)10.6.2.1.3配置 (268)10.6.2.1.4用例和预期输出 (268)10.7安全性 (269)10.7.1显示内容完整性校验程序（DCIC） (269)10.7.1.1测试名称 (269)10.7.1.1.1位置 (269)10.7.1.1.2功能 (269)10.7.1.1.3配置 (270)10.7.1.1.4用例和预期输出 (270)10.7.2 SIM (270)10.7.2.1测试名称 (270)10.7.2.1.1位置 (270)10.7.2.1.2功能 (270)10.7.2.1.3配置 (270)10.7.2.1.4用例和预期输出 (270)10.7.3SNVS实时时钟（SRTC） (271)10.7.3.1测试名称 (271)10.7.3.1.1位置 (271)10.7.3.1.2功能 (271)10.7.3.1.3配置 (271)10.7.3.1.4用例和预期输出 (271)第11章修订历史 (274)11.1修订历史 (274)恩智浦半导体图目录图1. PMIC PF稳压器驱动架构 (48)图2. PWM框图 (57)图3. 新的多核、多操作系统架构 (60)图4. MMC驱动分层 (71)图5. 基于Flash的文件系统的组件 (78)图6. 基于Flash的文件系统的组件 (84)图7. IEEE 1588功能概述 (87)图8 SPI子系统 (90)图9. SPI子系统中SPI驱动的分层 (90)图10. ECSPI同步操作 (91)图11. MLB 设备顶层框图 (100)图12. MLB 驱动架构框图 (101)图13. i.MX上的PCIe RC端口框图 (105)图14. 存储器布局（i.MX 6Quad/6DualLite/6Solo） (107)图15. 存储器布局（i.MX 6SoloX） (107)图16. 存储器布局（i.MX 7Dual） (108)图17. USB框图 (110)图18. X 驱动架构 (127)图19. IPUv3EX/IPUv3H IPU 模块概述 (148)图20. IPUv3 的图形/视频驱动软件交互 (149)图21. HDMI 硬件集成 (176)图22. HDMI硬件集成 (178)图23. IPU-HDMI硬件互连 (179)图24. HDMI视频软件架构 (180)图25. HDMI CEC软件架构 (181)图26. Video4Linux2 Capture API交互 (186)图27. H.264示例中所示的简单工作流程 (192)图28. ALSA SoC软件架构 (199)图29. 音频驱动程序交互 (207)图30. S/PDIF收发器数据接口的框图 (211)图31. S/PDIF Rx应用程序流程 (216)图32. 混音器框图 (218)图33. 音频TDM串行接口帧 (219)图34. PDM麦克风接口块 (222)图35. SIM TX（发射）流程 (239)图36. SIM RX（接收）流程 (240)恩智浦半导体表目录表1. BSP支持的功能 (21)表2. 定义和缩略语 (25)表3. 中断文件 (32)表4. 中断文件 (32)表5. 定时器 (33)表6. 定时器文件 (33)表7. IOMUX文件 (35)表8. GPIO 文件 (37)表9. Anatop电源管理驱动文件 (43)表10. 电源管理模式 (43)表11. 低功耗模式 (43)表12. 电源管理驱动文件 (45)表13. PFUZE驱动文件 (49)表14. CPUFREQ驱动文件 (50)表15. 总线频率设定点 (51)表16. BusFrequency 驱动文件 (52)表17. OProfile源文件 (55)表18. PWM驱动综述 (58)表19. PWM 驱动文件 (58)表20. RPMSG源代码 (60)表21. 热驱动文件 (63)表 22. 传感器驱动文件 (64)表23. 看门狗驱动文件 (65)表24. APBH DMA通道分配 (67)表25. APBH DMA 源文件 (68)表26. WEIM-NOR 驱动文件 (69)表27. uSDHC驱动文件MMC/SD驱动文件 (72)表28. NAND驱动文件 (76)表29. 4线SPI驱动文件 (78)表30. SATA驱动文件 (79)表31. SDMA通道使用情况 (82)表32. SDMA API源文件 (83)表33. SDMA 脚本文件 (83)表34. SPI NOR MTD驱动文件 (84)表35. ADC驱动文件 (86)表36. 软件接口 (86)表37. ENET 1588文件列表 (88)表38. ECSPI驱动文件 (92)表39. ECSPI中断要求 (92)表40. MII、RMII和RGMII模式下的引脚使用 (93)表41. FEC 驱动文件 (95)表42. FlexCAN 驱动文件 (97)表44. MLB驱动源文件 (103)表45. 源文件 (106)表46. Chipidea USB驱动文件 (110)表47. USB3驱动源文件 (114)表48. UART驱动文件 (116)表 49. GPU 驱动文件 (121)表 50. GPU 库文件 (122)表 51. Weston的常用选项 (124)表 52. 摄像头控制器和接口 (135)表53. 摄像头控制器和接口 (136)表54. 捕获接口功能 (137)表 55. V4L2 Capture API IOCTL (140)表 56. Omnivision V4L2 Camera驱动文件 (141)表57. DPU驱动源文件 (146)表58. IPU驱动文件 (152)表 59. IPU 全局头文件 (153)表 60. Pxp 源代码 (157)表61. ELCIF源代码 (158)表62. DCSS驱动源代码 (159)表63. DCNANO驱动源代码 (160)表64. MIPI DSI驱动文件 (162)表65. LVDS源文件 (164)表 66. LDB 源文件 (165)表67. EPDC源文件 (171)表68. HDMI支持 (172)表69. HDP核心API驱动文件列表 (177)表70. HDMI源文件 (181)表 71. HDMI 源文件 (183)表72. V4L2驱动文件 (188)表73. VADC驱动文件 (190)表74. VPU (190)表 75. VPU 驱动文件 (194)表76. MX6 VPU库文件 (195)表 77. VPU 固件文件 (195)表78. 立体声编解码器SoC驱动程序文件 (204)表79. AM/FM编解码器SoC驱动程序源文件 (204)表80. CS42888 ASoC驱动程序源文件 (205)表81. ASRC源文件列表 (208)表82. S/PDIF Rx驱动程序接口 (214)表83. S/PDIF驱动程序文件 (216)表84. 混音器控件 (219)表85. 混音器驱动程序文件 (221)表86. PDM麦克风控件 (223)表87. 混音器驱动程序文件 (224)表89. DCIC输入选择 (237)表90. SIM来源 (238)表91. RTC驱动程序文件 (241)表92. 修订历史 (274)恩智浦半导体第1章介绍1.1 概述i.MX系列Linux板级支持包（BSP）支持i.MX应用处理器上的Linux操作系统（OS）。
VC-OTN技术的应用与发展趋势林征仁发布时间：2021-10-22T03:48:13.556Z 来源：《现代电信科技》2021年第10期作者：林征仁[导读] 近年来，随着人工智能、交互式网络电视IPTV、网络视频、长期演进、高带宽和大颗粒专线业务以及IP分组业务的快速发展，对传输网的承载能力提出了巨大的挑战。
目前，SDH技术广泛应用在电层，它具有良好的管理、调度、运营维护和自我修复能力。
（吉林吉大通信设计院股份有限公司吉林省长春市 130012）摘要：光传送网作为下一代传送网的核心技术发展方向，本文首先介绍了VC-OTN技术原理：基于原有的OTN架构，通过定义VC，从而适配ODU结构，实现VC与OTN的融合。
并且详细介绍了VC-OTN在SDH退网中的应用，VC-OTN替代SDH的优势明显，具有减少设备装置空间、降低能源消耗的优势。
接着又针对集客专网和政企专网预测了之后VC-OTN技术的发展方向和趋势，坚定相信VC-OTN技术的未来大有可为。
关键词：VC-OTN；SDH网络；发展趋势1引言近年来，随着人工智能、交互式网络电视IPTV、网络视频、长期演进、高带宽和大颗粒专线业务以及IP分组业务的快速发展，对传输网的承载能力提出了巨大的挑战。
目前，SDH技术广泛应用在电层，它具有良好的管理、调度、运营维护和自我修复能力。
但是，随着通信技术和业务需求的快速演变，SDH技术已无法满足现在大颗粒、高带宽、IP分组化的业务需求。
OTN是以波分复用技术为基础、在光层组织网络的光传输网，是下一代光传输网技术。
它将SDH运营和管理优势应用到WDM系统中，具有了SDH和WDM技术的双重技术优势，可以实现多业务、高容量、高性能和高可靠性的传输网络，能更好的满足通信运营商的建设和发展需求。
我国的运营商一直是使用SDH技术来提供相关的网络服务，SDH技术过去几十年间也一直是光传输网应用的主流技术，并且具有安全、灵活、稳定的优势。
赛灵思背景资料ULTRASCALE 架构Xilinx UltraScale™架构 - 业界首款ASIC级All Programmable架构现在，人们需要采用一种创新型的架构来管理每秒数百Gbps信息流的系统性能，以及在全线速下进行智能处理的能力，并可扩展至Tb级流量和每秒10亿次浮点运算（teraflop）级的计算能力。
单凭提升每个晶体管或系统模块的性能，或者增加系统模块数量，都不足以实现上述目标，因此必须从根本上提高通信、时钟、关键路径以及互连技术，以实现行业新一代高性能应用（如下图所示），满足海量数据流和智能数据包、DSP或图像处理等要求。
UltraScale™ 架构通过在完全可编程的架构中应用最先进的ASIC 技术，可应对上述这些挑战。
该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同时还能从单芯片扩展到3D IC。
UltraScale架构不仅能解决系统总吞吐量扩展和时延方面的局限性，而且还能直接应对先进工艺节点上的头号系统性能瓶颈 ——互连技术。
图1：ASIC级可编程架构的必备条件• Monolithic to 3D IC • Planar to FinFET • ASIC-class performance图2 ：新一代高性能目标应用实图中，高速数据流（Tbps 级的汇聚速率）从左侧进入再从右侧流出。
可通过运行速度为数Gbps 的高速SerDes 收发器进行I/O 传输。
一旦以数Gbps 速度传输的串行数据流进入芯片，就必须扇出(fan out )，以便与片上资源的数据流、路由和处理能力相匹配。
新一代系统要求使用极高的数据速率，因此时钟歪斜、大量总线布置以及系统功耗管理方面的挑战会达到令人生畏的程度。
图3：为您量身定做的新一代架构UltraScale™架构具有无与伦比的高集成度、高容量和ASIC 级系统性能，可满足最严苛应用的要求。
UltraScale 架构经过精调可提供大规模布线能力并且与Vivado ®设计工具进行了协同优化，因此该架构的利用率达到了空前的高水平（超过90%），而且不会降低性能。
Xilinx 千兆以太网MAC IP Core目录Xilinx 千兆以太网MAC IP Core (1)一、三速以太网简介 (2)二、IP核概述 (2)三、Interface description (4)1)、引脚连接图 (4)2)、MII、GMII、RGMII接口简介 (5)四、资源占有率 (5)五、评估结果 (6)一、三速以太网简介1. 符合IEEE 802.3-2008设计规范；2.可配置的全双工和半双工模式；3.生成ip核时可选择10M/100M，1000M模式，或者10M/100M/1000M模式；4.内部的物理层接口能够连接到：a)Logicore ip千兆1000base-x pcs/PMA使用收发器；b)Logicore ip 千兆SMGII接口；c)IOBS提供外部的GMII/MII接口；d)提供外部的RGMII接口5.通过一个可选的独立的微处理器中性界面配置和监控ip core；6.可配置流控制通过mac控制暂停帧；7.可选MDIO接口管理物理层对象；8.可选带有地址列表接口可选择的地址过滤器；9.VLAN帧设计支持IEEE 802.3-2008；10.可配置支持任何长度的巨型帧；11.可配置的帧间间隙的调整；12.可配置的带现场总线传递发送和接收路径；二、IP核概述图1 ip核基本框架Client interface（客户端界面）：客户端接口在匹配客户转换逻辑或网络处理器接口时具有最大的灵活性，数据端口在发送和接收数据时位宽8bit，每个通路分别同步txgmiimiiclk 和rxgmiimiiclk带有发送和接收使能输入控制数据吞吐量；Transmit engine（发送引擎）：传输引擎接收从客户端发送过来的数据并将其转换为GMII格式，并在帧头添加帧引导区域，甚至在帧长小于最短要求时，添加一定的冗余比特。
发送引擎提供每个数据包的发送统计向量，发送由流量控制模块产生的暂停帧；Receive engine（接收引擎）：接收从GMII / MII接口发送过来的数据并检查它是否符合IEEE 802.3标准，去掉帧头的引导区域，包括为了增加帧长的冗余比特。
Xilinx的四个工艺级别!Xilinx器件的订货编号xilinx7系列FPGA主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。
其性能/密度/价格也随着系列的不同而提升。
Spartan7系列是7系列中的屌丝青年，拥有最低的价格、最低的功耗、最小的尺寸以及最低的设计难度，一些低端应用中极为合适。
Artix7系列是7系列中的普通青年，相对Spartan7系列则增加了串行收发器和DSP功能，其逻辑容量也更大，适合逻辑一些稍微复杂的中低端应用。
Kintex7系列是7系列中的文艺青年，是在所有系列中拥有最佳的性价比，无论是硬核数量还是逻辑容量，都能满足中低端、以及部分高端应用需求。
Virtex7系列则是7系列中的大佬，只在高端应用中使用，在中低端应用就如同高射炮打蚊子，大材小用！01Xilinx的四个工艺级别Xilinx目前主要产品有四个工艺等级，通常情况下，Xilinx的产品每个工艺都会有Spartan、Artix、Kintex和Virtex四个族，如下图所示。
其中45nm工艺的产品只有Spartan6还在“苦苦支撑”，其余产品均已“下架”，随着2017年5月11日Xilinx官方宣布Spartan7进入量产阶段，Spartan6的生命已经进入了倒计时阶段。
28nm工艺的7系列芯片是Xilinx目前主推的产品，本文就是对该系列的产品进行大致的介绍。
02Virtex、Kintex、Artix和SpartanVirtex系列的器件不仅代表着Xilinx的最高水准，往往也是整个FPGA业界最好的器件。
这个系列的器件一般应用于高速联网（10G~100G）、便携雷达和ASIC原型验证等领域，。
AN13106从i.MX RT1060到i.MX RT1170的迁移指南第 1 版—2021年2月18日应用笔记作者：恩智浦半导体1 简介本文档介绍了i.MX RT1170与i.MX RT1060的主要区别和新功能。
本文档可用作迁移的参考。
它是为以下读者准备的：•开发了一些基于i.MX RT1060的项目，并决定将该项目迁移到i.MXRT1170。
•熟悉i.MX RT1060并希望根据先前对i.MX RT1060的了解启动新项目的人员。
目录1简介 (1)2SoC的比较 (2)3封装 (4)4管脚复用 (4)5电源更换 (5)6时钟 (5)6.1概述 (5)6.2振荡器和锁相环 (6)7电源模式/管理 (6)8DMA. (6)9内存映射 (6)10ECC (7)11图形和显示 (8)11.1图形处理单元（GPU2D） (8)11.2LCDIFv2. (8)12音频 (9)12.1ASRC. (9)12.2PDM话筒接口 (9)13低速外围设备 (10)13.1FlexIO. (10)14EMVSIM (10)15看门狗 (10)16模拟 (11)17Boot (11)18安全 (12)19软件迁移考虑 (14)20参考资料 (14)21修订历史 (14)2 SoC的比较表 1列出了SoC的比较。
红色文本是i.MX RT1170上的新功能。
表1. SoC比较表格在下一页继续…...表格在下一页继续…...封装3 封装如表 2所示，i.MX RT1170是289-pin MAPBGA，而i.MX RT1060是196-pin MAPBGA。
i.MX RT1170有一个更大的封装，以适应额外的功能和电源架构的变化。
4 管脚复用对于i.MX RT1170上的新pin mux，用户可参考表3。
电源更换5 电源更换以下描述了 i.MX RT1170 和 RT1060 之间的主要区别。
有关详细信息，请参阅 MIMXRT1170 处理器的硬件开发指南（文档MIMXRT1170HDUG）和MIMXRT1170 EVK板硬件用户指南（文档MIMXRT1170EVKHUG）。
《VF-Ti60F225-T产品手册》易灵思钛金16nm 60K FPGA开发板芯片介绍参数描述功能介绍尺寸介绍Demo介绍资料介绍套餐介绍实物演示u联系我们手册目录FPGA主芯片 系列介绍Trion系列FPGA40nm钛金系列FPGA16nm易灵思FPGAT20T35T55T85T120无DDR IP无MIPI CSI无DDR IP有MIPI CSI有DDR IP有MIPI CSI有DDR IP有MIPI CSI/DSI Ti35Ti60硬核DDR IP硬核MIPI IP Ti180Ti60F225I3 FPGA介绍供应商奥唯思 科技核心板型号VF-Ti60F225-CFPGA厂家易灵思（国产FPGA）钛金（Titanium） 系列FPGA型号Ti60F225I3FPGA资源60K 逻辑单元，集成DDR3/MIPI软核，160个DSP DDR3存储4G 16bit DDR3：K4B4G1646E PCBA尺寸40mm *40mmPCB工艺6层 1.6mm 沉金 绿色/亚黑板载FLASH 64Mbit SPI FLASH ：W25Q64JWSSIQ 核心板外设1个USB供电口，8个测试LED2个用户按键，1个硬复位按键其他接口板载ZH1.25-6 JTAG下载口B2B接口2个0.5mm双排80P山谷道B2B接插件（母座*2）供电集成USB Mini供电口 | B2B接插件输入5V DC发烧设计，极致尺寸；工匠品质，为FPGA而生。
40m m40m mTi60F255I3易灵思FPGADCDC 电源模块8bit LED0.5mm双排80P 山谷道B2B接插件DDR3 16bit 4GbZH1.25-6JTAG下载口USB-Mini口仅供电24MHz晶振25MHz晶振2位用户按键64Mbit SPI-FLASH W25Q64JWSSIQ 1bit硬件复位按键【4*4cm极小尺寸】开供应商奥唯思 科技开发板型号VF-Ti60F225-TFPGA厂家易灵思（国产FPGA）钛金（Titanium） 系列FPGA型号Ti60F225I3FPGA资源60K 逻辑单元，集成DDR3/MIPI软核，160个DSP PCBA尺寸长 110mm * 宽 80mmPCB工艺4层 1.6mm 黑色 沉金 工艺核心板外设1）8个LED灯2）2个独立按键 + 1个硬复位按键3）1个ZH1.25-6 JTAG下载口底板外设1）1个USB串口（CH340N）2）DC3-40 40P 用户接口3）1路HDMI 1.4显示接口（FPGA驱动）4）1路LVDS LCD接口（1024*600显示屏）5）1路DVP相机接口（兼容奥唯思 科技所有DVP模组）6）1路MIPI RX接口（CSI/DSI 1.5Gbps)7）1路MIPI TX接口（CSI/DSI 1.5Gbps）备注MIPI RX+TX需要转接板16nm工艺，高速低功耗小尺寸FPGA u 集成DDR3/MIPI软核IPu 主打 MIPI CSI 1.5G 相机采集解决方案；u 主打 MIPI DSI 1.5G LCD显示解决方案；110mm80m mDVP摄像头接口（兼容奥唯思科技所有DVP相机）DCDC 电源模块1024x600LVDS LCD接口HDMI1.4接口4位用户独立按键USB串口(CH340N)IDC3-10JTAG下载口5V DC500供电接口电源开关DC3-40P用户接口(3.3V)8bit用户LED灯74HC595串转并驱动VF-Ti60F225-C 易灵思FPGA核心板MIPI TX/RX接口CSI/DSI 1.5GbpsFPGA开发板 尺寸/3D视图介绍FPGA开发板 基础Demo介绍分类工程名称FPGA工程介绍基础工程01_LED_8bit_Test LED流水灯测试实验（核心板）02_KEY_2bit_Test独立按键测试实验（核心板）03_FPGA_UART_Test_Bottom UART串口测试实验（底板）04_RGBLCD_Test_800480UART串口测试实验（底板）05_LVDS_LCD_Test_1024600800*480 RGB LCD屏幕显示实验05_MIPI_LCD_Test_10246001024*600 MIPI DSI屏幕显示实验07_Ti60_HDMI_1080P_Lvds_Test1920*1080@60 HDMI屏幕显示实验FPGA开发板 图像Demo介绍分类工程名称FPGA工程介绍图像工程01_Ti60_AR0135_HDMI_1280720基于AR0135 DVP相机的HDMI屏720P实时成像案例02_Ti60_AR0135_LCD-RGB_800480基于AR0135 DVP相机的RGB屏(800*480)实时成像案例03_Ti60_AR0135_LCD-LVDS_1024600基于AR0135 DVP相机的LVDS屏(1024*600)实时成像案例04_Ti60_AR0135_LCD-DSI_1024600基于AR0135 DVP相机的MIPI DSI屏(1024*600)实时成像案例05_Ti60_SC130GS_MIPIx4_HDMI_1280720基于SC130S MIPI 4lane相机的HDMI屏720P实时成像案例06_Ti60_SC130GS_MIPIx4_LCD-RGB_800480基于SC130S MIPI 4lane相机的RGB屏(800*480)实时成像案例07_Ti60_SC130GS_MIPIx4_LCD-LVDS_1024600基于SC130S MIPI 4lane相机的LVDS屏(1024*600)实时成像案例08_Ti60_SC130GS_MIPIx4_LCD-DSI_1024600基于SC130S MIPI 4lane相机的MIPI DSI屏(1024*600)实时成像案例完整的 MIPI CSI/DSI 解决方案，成熟的案例及量产经验！VF-Ti60F225易灵思FPGA主板FPGA下载器可选多种DVP模组SC130GS 彩色/黑白130万1/3寸1024*600 MIPI DSI液晶屏1024*600 LVDS液晶屏SC200AI 彩色200万1/3寸可选多种MIPI模组FPGA开发板 DVP/MIPI采集显示解决方案奥唯思FPGA官微奥唯思 技术支持官方网站： 资料下载： 官方淘宝： “奥唯思FPGA ” 店铺FPGA论坛： 851598171奥唯思FPGA交流群1。
ARTIX-7 FPGA核心板用户手册AX7A035BREV 1.1版芯驿电子科技（上海）有限公司目录一、开发板简介 (5)二、FPGA核心板 (8)(一)简介 (8)(二)FPGA (9)(三)有源差分晶振 (11)(四)DDR3 (12)(五)QSPI Flash (15)(六)LED灯 (17)(七)JTAG接口 (17)(八)电源接口 (18)(九)扩展接口 (18)(十)电源 (25)(十一)结构图 (28)三、扩展板 (29)(一)简介 (29)(二)千兆以太网接口 (30)(三)光纤接口 (31)(四)PCIe x4接口 (33)(五)HDMI输出接口 (34)(六)HDMI输入接口 (35)(七)SD卡槽 (37)(八)USB转串口 (38)(九)EEPROM 24LC04 (39)(十)温度传感器 (40)(十一)扩展口 (41)(十二)JTAG接口 (44)(十三)按键 (45)(十四)LED灯 (46)(十五)供电电源 (47)黑金ARTIX-7系列的高端FPGA开发平台（型号：AX7A035B）正式发布了，为了让您对此开发平台可以快速了解，我们编写了此用户手册。
这款ARTIX-7 FPGA开发平台采用核心板加扩展板的模式，方便用户对核心板的二次开发利用。
在底板设计上我们设计了丰富的外围接口，比如一路PCIex2接口，两路光纤模块接口，一路HDMI输出接口，一路HDMI输入接口，一路千兆以太网接口，Uart接口，SD卡接口等等。
满足用户各种PCIe高速数据传输，视频图像处理和工业控制的要求，是一款"全能级“的FPGA开发平台。
为高速视频传输，网络、光纤和PCIe 通信及数据处理的前期验证和后期应用提供了可能。
相信这样的一款产品非常适合从事FPGA开发的学生、工程师等群体。
一、开发板简介在这里，对这款AX7A035B FPGA 开发平台进行简单的功能介绍。
开发板的整个结构，继承了我们一贯的核心板+扩展板的模式来设计的。
