Xilinx ISE软件使用过程新(含PROM下载)

ISE开发环境使用指南简介ISE（Integrated Software Environment）是Xilinx公司开发的一套FPGA设计软件工具。

本文档将为您介绍如何使用ISE开发环境进行FPGA开发，包括环境的安装、基本操作和常见问题解决方法。

环境安装1.在Xilinx官网上下载最新版本的ISE软件。

2.双击安装文件，按照向导指示完成安装过程。

3.完成安装后，打开ISE软件，进行必要的设置和配置。

基本操作创建工程1.打开ISE软件，选择“File” -> “New Project”。

2.在弹出的对话框中输入工程名称和路径，选择FPGA型号等相关参数，点击“Next”。

3.添加源文件和约束文件，点击“Next”。

4.点击“Finish”完成工程创建。

编译工程1.在ISE软件中选择“Project” -> “Run Implementation”进行工程编译。

2.检查编译过程中是否有错误，根据提示进行修正。

下载到FPGA1.将FPGA与电脑连接，选择“Tools” -> “iMPACT”打开下载工具。

2.配置下载参数，选择对应的FPGA型号和文件路径。

3.点击“Program”开始下载程序到FPGA。

常见问题解决方法编译错误•检查代码中是否有语法错误或逻辑问题。

•检查约束文件是否设置正确。

下载失败•检查FPGA与电脑的连接是否正常。

•检查下载工具配置是否正确。

总结通过本文档的介绍，您应该对如何使用ISE开发环境进行FPGA开发有了一定了解。

希望您在实际操作中能够顺利完成项目的开发和调试。

如果遇到任何问题，可以参考本文档中提供的常见问题解决方法或参考Xilinx官方文档进行进一步学习和搜索。

引言：概述：ISE软件是由Xilinx公司开发的一款集成电路设计工具，使用该软件可以进行数字电路设计、仿真、验证以及实现等多个阶段的工作。

在设计阶段，ISE软件提供了丰富的组件库和设计工具，方便用户进行电路原理图的绘制和逻辑设计。

在验证阶段，ISE软件可以进行功能仿真和时序仿真，以确保设计的正确性和稳定性。

在实现阶段，ISE软件提供了先进的布局与布线工具，能够将设计转化为实际的电路板。

正文内容：1.安装与启动1.1ISE软件安装包1.2安装ISE软件1.3启动ISE软件2.项目管理2.1创建新项目2.2导入已有项目2.3添加设计文件2.4设定项目属性2.5保存和备份项目3.设计流程3.1电路原理图设计3.1.1组件选择3.1.2连接元件3.1.3设置元件属性3.2逻辑设计3.2.1设计约束3.2.2逻辑优化3.2.3时序约束3.3约束文件编辑3.3.1约束规则3.3.2约束语法3.3.3约束检查3.4时序仿真3.4.1创建仿真波形3.4.2设定初始状态3.4.3运行仿真3.5功能仿真3.5.1设置输入信号3.5.2运行仿真3.5.3分析仿真结果4.仿真与验证4.1时序分析4.1.1设定时钟4.1.2时序路径分析4.1.3时序优化4.2时序约束验证4.2.1满足约束4.2.2修复时序错误4.3灵敏度分析4.3.1设定输入敏感性4.3.2分析敏感性4.4逻辑分析4.4.1切换敏感性4.4.2分析逻辑状态5.布局与布线5.1物理约束5.1.1面积约束5.1.2信号完整性约束5.1.3电源与接地约束5.2布局5.2.1网表导入5.2.2管理物理资源5.2.3进行布局布线5.3时序优化5.3.1满足时序约束5.3.2缩短信号传输路径5.3.3优化时钟分配5.4布线5.4.1管理布线资源5.4.2进行布线5.4.3路由与优化5.5设计规约检查5.5.1检查布局布线规约5.5.2修复设计规约错误总结：引言概述：ISE软件是一款功能强大的集成开发环境工具，广泛应用于数字电路设计和实现。

Xilinx ISE使用流程（从新建项目到仿真执行）最近在忙着做毕业设计（计算机专业，非电子专业），从小就喜欢电子技术，但由于之前没有接触过FPGA，所以特意跑书店买了一本《Xilinx FPGA数字设计》一书，这本书同时用VHDL和Verilog HDL两种语言讲解，使用的示例非常简洁明了，是一本非常适合入门的图。

我在学习VHDL的时候，发现网上资料很少，所有决定把自己所学的知识和心得分享给广大网友，以便初学FPGA的同学们可以快速掌握Xilinx ISE工具的应用。

注意：阅读本篇文章需要数字电路和C语言等语言基础，本篇文章的代码示例出自《Xilinx FPGA数字设计》，请大家尊重版权。

我使用的Xilinx版本为ISE 14.2。

1、新建项目单击File->New Project，弹出New Project Wizard向导界面。

在Namel一栏中输入gate，location目录选择D:\vhdl\simple1\gate，working Directory选择D:\vhdl\simple1\gate，Top-level source type:选择HDL，即硬件描述语言单击Next，选择芯片型号和封装等，其中，芯片大家可以选择自己喜欢的，Synthesis Tool（综合工具）选择XST (VHDL/Verilog)，Simluator(仿真工具)选择ISim (VHDL/Verilog)，当然你也可以选择Modesim工具，Preferred Language（偏好语言）选择VHDL，VHDL Source Analysis Standard（VHDL语言分析标准）选择VHDL-200X单击Next，进入Project Summary页面，单击Finish，这一节我就不截图了。

进入程序主界面，我们可以看到一个空视图（Empty View），如下图：接下来我们要添加源代码了，在Hierarchy(层级)面板中选中XC6SLX16-3CSG324节点，右键单击New Source菜单，弹出New Source wizard向导界面，选中VHDL Module树节点，在右侧的File name输入gate。

Xilinx ISE Design Suite 13.4 软件使用流程（EDK与SDK部分）ISE的全称为Integrated Software Environment，即“集成软件环境”，是Xilinx公司的硬件设计工具。

相对容易使用的、首屈一指的PLD设计环境！ISE将先进的技术与灵活性、易使用性的图形界面结合在一起，不管您的经验如何，都让您在最短的时间，以最少的努力，达到最佳的硬件设计。

EDK=Embedded Development Kit，嵌入式开发套件。

EDK是xilinx公司开发嵌入式系统的工具。

比起xilinx的ISE，二者不同在于，如果仅仅是使用xilinx的fpga做逻辑设计，只需要ISE开发环境。

但是如果要使用powerpc或者microblaze处理器，从硬件到软件设计的整个嵌入式系统设计，就需要EDK。

SDK（Software Development Kit, 即软件开发工具包）一般是一些被软件工程师用于为特定的软件包、软件框架、硬件平台、操作系统等建立应用软件的开发工具的集合。

我是一个刚刚接触Xinlinx公司开发的fpga。

在对软件使用中遇到很多问题，在网上很难找到完全匹配的教程。

特别是在EDK的使用过程中，网上流传的教程都是基于老版本的。

步骤上有一些差异，对初学者来说往往不知所云，官网上的英文资料也存在一定的理解问题。

因此在此介绍一些EDK的使用步骤。

在老版本的EDK中。

硬件逻辑和软件工程是在一个EDK软件中的。

而版本比较新一点的，需要EDK硬件工程部分和SDK软件工程部分结合使用。

以下为具体的使用步骤，在解说的过程中不免出现错误。

还希望朋友们给以宝贵的意见。

1.首先点击电脑中的Xilinx Platform Studio 快捷方式，打开EDK软件。

如果桌面上没有快捷方式，也可以在开始——所有程序----Xilinx ISE Design Suite 13.4——EDK——Xilinx Platform Studio。

说明这个说明主要介绍了使用开发板可能使用到的3个工具，主要以串口功能的实现作为例子，讲述了ISE, Plantform和EDK的使用方法以及操作的基本流程。

ISE的使用一．启动Xilinx ISE:开始Æ所有程序ÆXilinx ISE 7.1iÆProject Navigator二．新建/打开一个工程：如果已经有了工程，则在FileÆOpen Project弹出的对话框里面选择你的工程。

如果没有合适的工程就需要通过FileÆNew Project来新建一个工程。

具体操作步骤如下：分别在Project Name和Project Location里面填写您想要创建的工程的名称和路径。

在Top-Level Module Type的下拉菜单里面选择您的工程的顶层模块的类型。

本次串口通信的实验的顶层为原理图，所以选择Schematic。

然后点击下一步：在这个对话框的上半部分选择您使用的芯片的族（Spartan3），型号（xc3s400），封装（pq208）和速度（-4）。

下面选择您要使用编译和综合的软件，建议使用ISE自带的软件，一是使用简便，二是Xilinx公司对自己的FPGA了解程度比第三方要高很多，所以使用Xilinx公司自己的软件有的时候会获得意想不到的收获。

具体参数选择如图，然后单击下一步：在这个对话框里面新建工程里面的文件，这步也可以放到后面来实现，这里我们先选择下一步：这一步用来添加已经存在的文件，同样，我们在后面实现这步。

点击下一步：在最后这个对话框里面显示了我们即将建立的工程的详细信息，确认无误以后点击完成，ISE将为您创建一个名字为uart_test的工程：三．为刚创建的工程添加源文件：1．添加已经存在的源文件：选中屏幕右上的xc3s400-4pq208，单击ProjectÆAdd Source，在弹出的对话框里面选择您已经存在的程序文件（.v .vhd）。

【精品博文】图文详解XilinxISE14.7安装教程在软件安装之前，得准备好软件安装包，可从Xilinx官网上下载：/support/download/index.html/content/xilinx/zh/download Nav/design-tools.html。

下载好的软件如下所示：接下来开始安装ISE14.7软件：（1）在安装包目录下双击xsetup.exe，此时启动软件的安装向导。

这是安装欢迎界面，直接Next~~（2）选中复选框，表示接受条目（必选，否则无法进行下一步），Next~~（3）同样必须接受条目，Next~~（4）选择要安装的软件类型，根据大家需求进行选择，这里选“ISE Design Suite System Edition”，Next~~（5）什么都不做，直接Next~~（6）选择安装路径，根据大家磁盘情况进行设置，这里为C盘，Next~~（7）这是对前面的设置进行的总结页面，点“Install”进行安装。

这个安装过程是一个漫长的过程，你得耐心等待，也可以找点事情做（我就去饭堂吃饭了，呵呵）（8）当安装进程到达86%时会弹出一个对话框，叫你安装跟网络通信有关的软件，如下所示：这里我们对它进行安装，直接Next，I Agree，Install，Finish~~（9）此时出现了一个安装设备的对话框，选择“安装”。

（10）同样选择“安装”。

（11）弹出为System Generator关联MATLAB软件的对话框，大家电脑有装过合适版本的MATLAB，可以对它进行关联，或者以后再关联，这里选择“Ok”跳过。

（12）接下来配置license。

由于我的电脑里已有license，故选择“Locate Existing License”，Next~~（13）点击“Load license”。

选择“打开”后，弹出以下对话框，选择“Yes”、“OK”~~（14）加载license后，直接“Close”、“Finish”完成安装~~（15）此时桌面出现了两个快捷方式，双击“ISE Design Suite 14.7”开始启动软件~（16）现在就可以开始使用ISE了，呵呵~~。

打开ISE8.2i软件：双击桌面快捷方式或者按步骤Start →All Programs →Xilinx ISE 8.2i →Project Navigator打开ISE软件。

建立新工程：1.点击File，选择New Project，打开新工程创建向导。

2.在工程名字中输入led_test。

并将工程保存在自己想保存的位置：F:\FPGA_study\ISE_project。

3.在Top-Level Source Type选择项中选择HDL，然后点next进行下一步。

4.在对话框“New Project Wizard – Device Properties”中，按下图选择工程的器件配置。

然后点击next进行下一步5.点next。

6.点next。

7.点Finish。

创建Verilog资源1.在sources窗口中右击，选择new source。

如下图。

2.选择Verilog Module，并在File name中输入led_test。

点击next。

3.在对话框中Port Name栏中分别输入CLOCK和led，其中CLOCK为输入；led为输出，且led的Bus一栏打上勾，并在MSB一栏输入数字7。

然后点next。

4.选择Finish。

生成的文件窗口如下图。

5.编辑文件“led_test.v”module led_test(CLOCK, led);input CLOCK;output [7:0] led;reg [7:0] led;reg [22:0] count = 0;parameter bit1 = 8'b0000_0001,bit2 = 8'b0000_0010,bit3 = 8'b0000_0100,bit4 = 8'b0000_1000,bit5 = 8'b0001_0000,bit6 = 8'b0010_0000,bit7 = 8'b0100_0000,bit8 = 8'b1000_0000;always @(posedge CLOCK)begincount <= count + 1;if(count == 4000000)count <= 0; //每100ms变一次0 endalways @(posedge CLOCK)beginif(count == 1)begincase(led)bit1: led <= bit2;bit2: led <= bit3;bit3: led <= bit4;bit4: led <= bit5;bit5: led <= bit6;bit6: led <= bit7;bit7: led <= bit8;bit8: led <= bit1;default: led <= bit1;endcaseendendendmodule检查所写的程序代码是否有误1.在Sources窗口的下拉项中选择Synthesis/Implementation。

ISE软件使用说明ISE（Integrated Software Environment）软件是由赛灵思公司（Xilinx Inc.）开发的一款用于设计和开发数字电路的软件工具。

该软件提供了一个集成的环境，用于设计、模拟和验证数字电路。

本文将介绍ISE软件的安装和基本使用方法，以帮助用户快速上手。

一、安装ISE软件2.根据安装程序的提示，选择安装的目标文件夹和所需的组件。

3.等待安装程序完成安装。

二、打开ISE软件打开ISE软件后，会出现一个欢迎界面，用户可以选择新建项目、打开已有项目或者直接进入ISE工具链。

三、创建新项目1. 点击“New Project”按钮，进入新项目设置页面。

2.输入项目的名称和路径，选择项目类型和芯片系列。

3. 点击“Next”按钮，进入项目配置页面。

4.在此页面中，用户可以添加需要使用的源文件、约束文件和IP核等。

5. 点击“Next”按钮，进入总结页面。

6. 点击“Finish”按钮，完成项目创建。

四、设计源文件在ISE软件中，用户可以使用HDL（硬件描述语言）进行设计源文件的编写。

ISE软件支持的HDL语言有VHDL和Verilog。

1. 在项目视图中，右键点击“Source”文件夹，选择“New Source”。

2.在弹出的对话框中，选择源文件类型和语言。

3. 输入文件的名称和路径，点击“Finish”按钮。

五、添加约束文件约束文件用于定义电路的时序、引脚映射等信息，以确保电路的正常工作。

1. 在项目视图中，右键点击“Constraints”文件夹，选择“New Source”。

2.在弹出的对话框中，选择约束文件类型。

3. 输入文件的名称和路径，点击“Finish”按钮。

六、综合与实现在进行综合和实现之前，需要根据设计需求进行一些设置和配置。

1. 在项目视图中，右键点击项目名称，选择“Properties”。

2.在弹出的对话框中，选择“SYNTHESIS”或“IMPLEMENTATION”选项卡。

Xilinx ISE 13.4软件使用方法本章将以实现一个如图所示的4为加法器为例，来介绍Xilinx ISE13.4开发流程，并且最终下载到实验板BASYS2中运行。

4位加法器C0C 1A0A1A2A B0B1B2B3S0S 1S2S331.建立工程运行Xilinx ISE Design Suite 13.4，初始界面如图F2所示所示F1软件初始状态表软件初始状态表选择File->New Project ，该对话框显示用向导新建工程所需的步骤。

，该对话框显示用向导新建工程所需的步骤。

在Name 栏中输入工程名称（注意：以下所有不能含有中文字符或空格），如“test”。

在Location 栏中选择想要存放的工程位置，如“E:“E:\code\Xilinx\\code\Xilinx\\code\Xilinx\test”test”。

顶层语言选项栏中选择“HDL”语言。

设置向导最终设置效果如图F2所示所示F2路径信息设置表路径信息设置表点击“Next”，进入芯片型号选择界面。

进入芯片型号选择界面。

在本界面中，在本界面中，根据BASYS2实验板上的芯片型号进行相关设置，设置效果如图F3所示。

所示。

F3芯片信息选择表芯片信息选择表点击“Next Next””，出现如图F4所示工程信息汇总表格。

所示工程信息汇总表格。

F4工程信息汇总表工程信息汇总表点击“Finish”完成设置。

完成设置。

2新建V erilog文件在F5所示界面中，如图所示的区域内右击鼠标，选择“New Source”，出现F6对话框。

对话框。

F5在File name栏中键入verilog文件的名称，如“test”。

F6Next””，在本界面中将设置加法器的输入输出引脚数量，如图F1所示点击“Next的加法器共有A、B、C0、S和C1，5组引脚，其中A、B和S为4位总线形式，所示。

因此设置结果如图F7所示。

F7点击“Next”，出现V erilog 新建信息汇总表。

1、找到安装目录中的xsetup.exe文件，直接双击打开安装界面2、点击Next，勾上接受条款，3、点击Next，继续勾上接受条款4、点击Next，选择System Edition，这个版本包含了完整的ISE开发套件5、点击Next，保持默认选项都勾上6、点击Next，选择软件的安装路径。

注意：路径中不能有中文，否则软件会出现问题。

7、点击Next，确认无误，点击Install。

8、此时软件自动开始安装8、在安装过程中，提示需要安装Wincap，如果系统自带比较新的版本则可以跳过9、点击确定继续安装，然后会跳出一个MATLAB版本的选择提示，ISE套件中的System Generator需要跟MATLAB关联才能使用，13版本的ISE需要关联MATLAB2010以上的版本。

如果合适版本的MATLAB 安装好，则会自动识别，可以选择Add Version进行关联；如果暂时没安装MATLAB或安装的MATLAB 版本太低，则可以选择Choose Later，安装好ISE之后，再安装合适版本的MATLAB并关联。

10、点击Choose Later，继续安装，这时出现以下界面11、如果已经有License，可以选择Xilinx License Configuration Manager，勾上Locate ExistingLicense12、点击Next，13、点击Copy License，找到已经存在的Licensen的位置14、点击打开，成功的话会提示License安装成功，并且会列出哪些IP可以用。

15、最后关闭Xilinx License Configuration Manager，点击finish完成安装。

ISE操作说明1、双击打开ISE，选择“file->new project”新建一个工程。

2、修改工程保存路径并输入工程名，然后单击next。

3、选定芯片型号如下图所示。

然后一直单击next直到finish。

4、将源文件拷贝到新建的工程中。

5、单击synthesize进行综合。

6、进行引脚分配。

点开User Constraints，双击Assign Package Pins，弹出如下窗口，单击Yes。

7、弹出以下窗口。

8、按以下窗口进行管脚分配。

9、关闭窗口并保存窗口内容。

10、单击Implement Design 进行编译、布局、布线。

11、单击Generate Programing File生成下载文件。

12、单击Configure Device（iMAPCE），进入下载界面。

13、单击finish14、单击Bypass15、选择对应的模块，把**.bit文件加载进来16、加载完成之后会弹出一个警告，单击OK17、右键单击最后一个模块，选择program18、如图选择，单击OK，就可以下载了19、下载完成后，会出现如下图所示的窗口显示program succeeded。

20、以上操作是直接将二进制文件下载到FPGA中，掉电之后将丢失。

为使其重新上电时可自动配置，需要将配置文件下载到prom中保存。

因此，首先要生成prom配置文件。

双击Generate PROM、ACE or JTAG File，进入生成prom配置文件界面。

21、选择“Prepare a PROM File”，单击next。

22、键入要生成的PROM 名称，如下图所示。

23、单击add，添加prom器件。

单击next，直到finish。

24、单击ok。

25、选择二进制文件26、单击No。

27、单击ok。

28、单击Generate File，生成配置文件29、双击Baundary Scan，然后单击重新进行JTAG链扫描。

ise的使用流程1. 简介ise是一款功能强大的集成电路设计软件，可以提供全面的工程设计解决方案。

以下是ise的使用流程。

2. 下载与安装•访问ise官方网站。

•在网站上找到并点击下载按钮。

•根据操作系统选择合适的版本进行下载。

•下载完成后，双击安装程序进行安装。

•按照安装向导的提示进行安装。

3. 打开ise•双击ise的图标以打开软件。

•在启动界面选择新建项目。

•输入项目名称并选择适当的存储路径。

•点击确定以创建项目。

4. 添加设计文件•在项目导航栏中，右键单击Design Sources。

•选择Add Sources。

•在弹出的对话框中选择适当的文件类型。

•点击下一步并选择要添加的设计文件。

•点击完成以将文件添加到项目中。

5. 设计功能模块•在项目导航栏中，右键单击设计文件。

•选择New Source。

•在弹出的对话框中选择设计模块类型。

•点击下一步并输入模块的名称。

•点击完成以创建模块。

6. 添加约束文件•在项目导航栏中，右键单击设计文件。

•选择New Source。

•在弹出的对话框中选择约束文件类型。

•点击下一步并输入约束文件的名称。

•点击完成以创建约束文件。

7. 综合与优化•在项目导航栏中，右键单击设计文件。

•选择Synthesize - XST。

•等待综合过程完成。

8. 实现与布局•在项目导航栏中，右键单击设计文件。

•选择Implement Design。

•等待实现与布局过程完成。

9. 模拟与仿真•在项目导航栏中，右键单击设计文件。

•选择Simulate - ModelSim。

•编写仿真脚本文件并保存。

•运行仿真脚本以进行模拟与仿真。

10. 下载与验证•连接目标板与计算机。

•在ise软件中，点击Generate Programming File。

•将生成的Bitstream文件下载到目标板中。

•验证设计功能正常运行。

11. 导出项目•在ise软件中，选择Export - Export Project。

XILINX软件安装教程本文以ISE_SFD10.1的安装过程为例介绍了XILINX FPGA开发软件的安装过程，包括ISE、EDK、ChipScope和DSP_Tools组件，请同学们上课前自行安装完毕，同时本课程流程中会用到Modelsim SE6.5a(推荐版本)和Synplify pro9.6.2，同样请提前安装。

1、安装ISE软件打开~\ise_SFD\ise文件夹，双击setup.exe开始安装点Next输入序列号（在sn.txt.txt文件中），然后点Next点Next勾选接受，点Next勾选接受，点Next请注意图片中的文字，选择好路径后点Next选择所有器件后点Next选择安装环境变量等信息后点Next注意按上面的文字操作，然后点Next点Install，开始安装安装完成！下面开始升级。

转到上一级目录，双击10_1_03_win.exe，安装包自解压点OK点OK确保此时没有运行XILINX组件，点OK软件升级成功！下面升级IP库打开~\ise_SFD\ise_101_ip_update3_install文件夹，双击setup.exe开始安装点OKISE安装成功，2、安装EDK进入~\ise_SFD\edk\edk文件夹，双击setup.exe开始安装点Next点Next点Next勾选接受，然后点Next勾选接受，然后点Next安装目录应该和ISE相同，会自动检测的。

点Next点Next点Next同样取消在线升级，稍后用升级包升级，选择好了后点Next点Install开始安装下面开始对EDK升级切换到~\ise_SFD目录，双击10.1_03_edk_nt.exe点setup开始安装点OK确保没有运行XILINX，点OKEDK安装完成3、安装ChipScope解压chipscope_SFD.tar压缩包进入~\ise_SFD\chipscope目录，双击setup.exe开始安装点Next点Next点Next点Next勾选接受后点Next点Next点Next点Next取消在线升级，稍后会用升级包升级点Install开始安装安装完成，下面开始升级切换到~\ise_SFD目录双击ChipScope_Pro_10_1_03_win.exe开始升级点OK点OK确保没有运行XILINX，点OK升级完成4、安装DSPTOOLS解压dsptools_SFD.tar进入dsptools_SFD目录，双击setup.exe开始安装点Next点Next点Next勾选接受后点Next勾选接受后点Next点Next点Next点Next点Install过程中会出现要求安装Matlab的界面，有版本限制，可以以后再处理：下面是安装另外一个附加组件：一路Next、同意直到出现：恭喜你！漫长的安装过程结束了！如果有什么意见或建议问题可以Q我。