广州大学学生实验报告
实验室：电子信息楼 317EDA 2017 年 10 月 2 日
学院机电学院年级、专
业、班
电信
151
姓名苏伟强学号1507400051
实验课
程名称
可编程逻辑器件及硬件描述语言实验成绩
实验项
目名称
实验4 2位十进制高精度数字频率计设计指导老师
秦剑
一实验目的
1 熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法。
2 完成2位十进制频率计的设计，学会利用实验系统上的FPGA/CPLD验证较复杂设计项目的方法。
二实验原理
1 若某一信号在T秒时间里重复变化了N 次，则根据频率的定义可知该信号的频率fs 为：fs=N/T 通常测量时间T取1秒或它的十进制时间。
三实验设备
1 FPGA
实验箱，quarteus软件
四实验内容和结果
1 2位十进制计数器设计
1.1 设计原理图：新建quarteus工程，新建block diagram/schematic File文件，绘制原理图，命名为conter8,如图1，保存，编译，注意：ql[3..0]输出的低4位（十进制的个位），
qh[3..0]输出的高4位（十进制的十位）
图片11.2 系统仿真：如图2建立波形图进行波形仿真，如图可以看到完全符合设计要求，当clk输入时钟信号时，clr有清零功能，当enb高电平时允许计数，低电平禁止计数，当低4位计数到9时向高4位进1
图2
1.3 生成元件符号：File->create/updata->create symbol file for current file,保存，命名为conter8,如图3为元件符号（block symbol file 文件）：
图3
2 频率计主结构电路设计
2.1 绘制原理图：关闭原理的工程，新建工程，命名为ft_top,新建原理图文件，在project navigator的file 选项卡，右键file->add file to the project->libraries->project library name添加之前conters8工程的目录在该目录下，这样做的目的是因为我们会用到里面的conters8进行原理图绘制，绘制原理图，如图4，为了显示更多的过程信息，我们将74374的输出也作为output,重新绘制了原理图，图5
图4
图5
2.2 波形仿真：注：设end of time 为10s,F_IN 频率为20Hz(周期为50ms),EN_CNT 频率为0.5Hz （周期为2s ，之所以这样做是因为，结果可以直接显示出F_IN 的频率），如图
6
图6
F_IN 是待测频率信号（设其频率周期为50ms ）；CNT_EN 是对待测频率脉冲计数允许信号（设其频率周期为2s,频率为0.5Hz ），CNT_EN 高电平时允许计数，低电平时禁止计数。仿真波形显示，当CNT_EN 为高电平时允许conter8对F_IN 计数，低电平时conter8停止计数，由锁存信号LOCK 发出的脉冲将conter8中的2个4位十进制数“21”锁存进74374中，并由74374分高低位通过总线H[6..0]和L[6..0]输给74248译码输出显示，这就是测得的频率值。“21”的7段译码值分别是“5b ”和“06”。此后由清0信号CLR 对计数器conter8清0，以备下一周期计数之用。注意，由于有锁存器74374的存在，即使在conter8被清0后，数码管仍然能稳定显示上一测频周期测得的频率值。 3 时序控制电路设计
3.1 原理图设计：新建工程并且新建原理图文件，绘制如下原理图，保存文件名为controler.图7
图7
3.2 波形图仿真：如图
8
分析：
3.3 生成元件符号，File->create/updata->create symbol file for current file,保存，命名为controler （block symbol file 文件）：如图8
图9
4 频率计顶层电路设计 4.1 原理图绘制：在project navigator 的file 选项卡，右键file->add file to the project->libraries->project library name 添加之前controler 工程的目录在该目录下，这样做的目的是因为我们会用到里面的controler 进行原理图绘制,绘制好的原理图如图9：
图10
4.2 波形仿真：设end of time为10s,F_IN频率为20Hz(周期为50ms),CLK频率为8Hz（周期为125ms，之所以这样做是因为，结果可以直接显示出F_IN的频率），如图10
图11
分析：电路只有两个输入信号：待测频率输入信号F_IN和测控时钟CLK，从CLK输入的时钟频率是8Hz,计数使能信号CNT_EN的脉宽即为1s，从而可使数码管直接显示F_IN的频率值。如图所示，测出来的频率值为20Hz，和实际相符。
5 管脚的绑定和下载
5.1 引脚绑定：硬件测试实验电路采用NO.0电路结构，待测信号F_IN接clock0；测频控制时钟CLK接clock2，输出接数码管。如图11
图12 5.2 下载：
可以看到，频率测量的结果是正确的。
五实验分析总结
思考题：
怎样提高测量的精确度？
答：由实验知道，在一个计数周期要尽可能的计到更多的输入信号周期，才能不会出现像一个计数周期没有出现一个完整周期的情况，这样会大大影响准确度，所以我们需要信号提高计数周期，来增加测量频率的准确度。
总结：
1 注意在绘制2位十进制计数器的时候，最后需要生成元件符号，文件名后缀是.bsf(block symbol file 文件),而不是block schematic file文件。
2 在波形仿真的时候，调整波形显示的进制数，方便查看实验结果，例如2位十进制计数器波形仿真的时候，输出的结果为2位十进制，但是引脚的输出是2进制的，这时候在波形右键->properties->radix->usigned decimal进行十进制表示，仿真的结果看得更直观了。后面频率计主体结构的波形仿真也是同样的道理。
3 在进行管脚绑定的时候，在assignment editor中的category选项卡中选择location
4 在原理图中使用之前已经设计好的block symbol file 文件，需要在file选项卡中添加库，具体的方法是：ile->add file to the project->libraries->project library name，添加之前的自定义符号文件(block symbol file).
16
广州大学学生实验报告 实验室：电子信息楼 317EDA 2017 年 10 月 2 日 学院机电学院年级、专 业、班 电信 151 姓名苏伟强学号1507400051 实验课 程名称 可编程逻辑器件及硬件描述语言实验成绩 实验项 目名称 实验4 2位十进制高精度数字频率计设计指导老师 秦剑 一实验目的 1 熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法。 2 完成2位十进制频率计的设计，学会利用实验系统上的FPGA/CPLD验证较复杂设计项目的方法。 二实验原理 1 若某一信号在T秒时间里重复变化了N 次，则根据频率的定义可知该信号的频率fs 为：fs=N/T 通常测量时间T取1秒或它的十进制时间。 三实验设备 1 FPGA 实验箱，quarteus软件 四实验内容和结果 1 2位十进制计数器设计 1.1 设计原理图：新建quarteus工程，新建block diagram/schematic File文件，绘制原理图，命名为conter8,如图1，保存，编译，注意：ql[3..0]输出的低4位（十进制的个位）， qh[3..0]输出的高4位（十进制的十位） 图片11.2 系统仿真：如图2建立波形图进行波形仿真，如图可以看到完全符合设计要求，当clk输入时钟信号时，clr有清零功能，当enb高电平时允许计数，低电平禁止计数，当低4位计数到9时向高4位进1 图2 1.3 生成元件符号：File->create/updata->create symbol file for current file,保存，命名为conter8,如图3为元件符号（block symbol file 文件）： 图3 2 频率计主结构电路设计 2.1 绘制原理图：关闭原理的工程，新建工程，命名为ft_top,新建原理图文件，在project navigator的file 选项卡，右键file->add file to the project->libraries->project library name添加之前conters8工程的目录在该目录下，这样做的目的是因为我们会用到里面的conters8进行原理图绘制，绘制原理图，如图4，为了显示更多的过程信息，我们将74374的输出也作为output,重新绘制了原理图，图5 图4
长安大学 电子技术课程设计 数字频率计的设计 专业： 班级： 姓名 指导教师： 日期：
目录 引言 第一章系统概述 一、设计方案的选择 1、计数法 2、计时法 二、整体框图及原理 第二章单元电路设计 一、放大电路设计 二、闸门电路设计 三、时基电路设计 四、控制电路设计 五、报警电路设计 六、整体电路图 七、整机元件清单 第三章设计小结 一、设计任务完成情况 二、问题及改进 三、心得体会 鸣谢 附录
引言 题目：数字频率计的设计 初始条件： 本设计可以使用在数模电理论课上学过或没学过的集成器件和必要的门电路构建简易频率计，用数码管显示频率计数值。 要求完成的主要任务： ①设计一个频率计。要求用4位7段数码管显示待测频率，并用发光二极管表示单位。 ②测量频率的范围：100hz—100khz。 ③测量信号类型：正弦波和方波。 ④具有超量程报警功能。 摘要： 本次课程设是基于TTL系列芯片的简易数字频率计,数字频率计应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Multisim仿真软件。本课程设计介绍了简易频率计的设计方案及其基本原理，并着重介绍了频率计各单元电路的设计思路，原理及仿真，整体电路的的工作原理，控制器件的工作情况。设计共有三大组成部分：一是原理电路的设计，本部分详细讲解了电路的理论实现，是关键部分；二是性能测试，这部分用于测试设计是否符合任务要求。三是是对本次课程设计的总结。 关键字：频率计、TTL芯片、时基电路、逻辑控制、分频、计数、报警
第一章系统概述 一、设计方案的选择 信号的频率就是信号在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。计数器所记录的结果，就是被测信号的频率。如在1s内记录1000个脉冲，则被测信号的频率为1000HZ。测量频率的基本方法有两种：计数法和计时法，或称测频法和测周期法。 1、计数法 计数法是将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为f=N1/T。改变时间T，则可改变测量频率范围。如图（1-1-1） 计数值N1 被测信号 标准闸门 T 图 1-1-1 测频法测量原理 设在T期间，计数器的精确计数值应为N,根据计数器的计数特性可知，N1的绝对误差是N1=N+1,N1的相对误差为δN1=(N1-N)/N=1/N。由N1的相对误差可知，N的数值愈大，相对误差愈小，成反比关系。因此，在f以确定的条件下，为减少N的相对误差，可通过增大T的方法来降低测量误差。当T为某确定值时（通常取1s），则有f1=N1,而f=N，故有f1的相对误差：δf1=(f1-f)/f=1/f 从上式可知f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。因此测频法适合用于对高频信号的测量，频率越高，测量精度也越高。
《综合课程设计》 一．数字频率计的设计 姓名：万咬春学号2005142135 一、课程设计的目的 通过本课程设计使学生进一步巩固光纤通信、单片机原理与技术的基本概念、基本理论、分析问题的基本方法；增强学生的软件编程实现能力和解决实际问题的能力，使学生能有效地将理论和实际紧密结合，拓展学生在工程实践方面的专业知识和相关技能。 二、课程设计的内容和要求 1．课程设计内容 （硬件类）频率测量仪的设计 2．课程设计要求 频率测量仪的设计 要求学生能够熟练地用单片机中定时/计数、中断等技术，针对周期性信号的特点，采用不同的算法，编程实现对信号频率的测量，将测量的结果显示在LCD 1602 上，并运用Proteus软件绘制电路原理图，进行仿真验证。 三．实验原理 可用两种方法测待测信号的频率 方法一：（定时1s测信号脉冲次数） 用一个定时计数器做定时中断，定时1s，另一定时计数器仅做计数器使用，初始化完毕后同时开启两个定时计数器，直到产生1s中断，产生1s中断后立即关闭T0和T1（起保护程序和数据的作用）取出计数器寄存器内的值就是1s内待测信号的下跳沿次数即待测信号的频率。用相关函数显示完毕后再开启T0和T1这样即可进入下一轮测量。 原理示意图如下：
实验原理分析： 1．根据该实验原理待测信号的频率不应该大于计数器的最大值65535，也就是说待测信号应小于65535Hz。 2．实验的误差应当是均与的与待测信号的频率无关。 方法二（测信号正半周期） 对于1：1占空比的方波，仅用一个定时计数器做计数器，外部中断引脚作待测信号输入口，置计数器为外部中断引脚控制（外部中断引脚为“1”切TRx=1计数器开始计数）。单片机初始化完毕后程序等待半个正半周期（以便准确打开TRx）打开TRx，这时只要INTx （外部中断引脚）为高电平计数器即不断计数，低电平则不计数，待信号从高电平后计数器终止计数，关闭TRx保护计数器寄存器的值，该值即为待测信号一个正半周期的单片机机器周期数，即可求出待测信号的周期：待测信号周期T=2*cnt/(12/fsoc) cnt为测得待测信号的一个正半周期机器周期数；fsoc为单片机的晶振。所以待测信号的频率f=1/T。 原理示意图如下： 实验原理分析： 1．根据该实验原理该方法只适用于1：1占空比的方波信号，要测非1：1占空比的方波信号 2．由于有执行f=1/（2*cnt/(12/fsoc)）的浮点运算，而数据类型转换时未用LCD 浮点显示，故测得的频率将会被取整，如1234.893Hz理论显示为1234Hz，测 得结果会有一定程度的偏小。也就是说测量结果与信号频率的奇偶有一定关 系。 3．由于计数器的寄存器取值在1~65535之间，用该原理时，待测信号的频率小于单片机周期的1/12时，单片机方可较标准的测得待测信号的正半周期。故用 该原理测得信号的最高频率理论应为fsoc/12 如12MHZ的单片机为1MHz。 而最小频率为f=1/（2*65535/(12/fsoc)）如12MHZ的单片机为8Hz。 四．实验内容及步骤 1. 仿真模型的构建 数字方波频率计的设计总体可分为两个模块。一是信号频率测量，二是将测得的频率数据显示在1602液晶显示模块上。因此可搭建单片机最小系统构建构建频率计的仿真模型。原理图，仿真模型的总原理图如下：
目录 1. 引言 (1) 2．设计任务书 (1) 3. 数字频率计基本原理 (1) 3.1 设计思路 (1) 3.2 原理框图 (2) 4. 设计步骤及实现方法 (2) 4.1 信号拾取与整形 (2) 4.2 计数电路 (3) 4.3 锁存电路 (5) 4.4 译码显示电路 (6) 4.5 时钟电路及波形设计 (7) 5 总体电路图及工作原理 (10) 6 元器件的检测与电路调试缺点分析 (12) 7 心得体会 (12) 参考文献 (13)
1. 引言 数字频率计是一种基础测量仪器，在许多情况下，要对信号的频率进行测量，利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计。本设计项目可以进一步加深我们对数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计与调试的方法和步骤。
2．设计任务书 1、设计题目：数字频率计 2、设计出一个数字频率计，其技术指标如下： （ 1 ）频率测量范围： 10 ～ 9999Hz 。 （ 2 ）输入电压幅度 >300mV 。 （ 3 ）输入信号波形：任意周期信号。 （ 4 ）显示方式：4位十进制数显示。 （ 5 ）电源： 220V 、 50Hz 。 3、给定仪器设备及元器件 示波器、音频信号发生器、逻辑笔、万用表、数字集成电路测试仪、直流稳压电源。 4．电路原理要求简单，便于制作调试，元件成本低廉易购。
3. 数字频率计基本原理 3.1 设计思路 （1）利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装一圆盘，在圆盘上挖一小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动一圈既光电管导通一次，利用此信号做为脉冲计数所需。 （2）计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须对计数器清零一次，因为电路实行秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上一次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且避免了数码显示的闪烁问题。 （3）对于脉冲记数，有测周和测频的方式。测周电路的测量精度主要受电路系统的脉冲产生电路的影响，对于低频率信号，其精度较高。测频电路其对于正负一的信号差比较敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使用，而测频方式对高频的精度还是很高的。 时钟实现方法很多，本电路采用晶振电路，已求得高精度的时钟需求。3.2 原理框图 图3-1 系统框图
一课程设计题目：数字频率计的设计 二、功能要求 （1）主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。 （2）率范围：分四1Hz~999Hz、01kHz~9.99kHz、1kHz~99.9kHz、10~999KHZ (3)周期范围：1ms~1s。 （4）用3个发光二极管表示单位，分别对应3个高档位。 三频率计设计原理框图 正弦波 数字频率计原理框图 1
测试电路原理：在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s 的闸门信号。改闸门信号控制闸门电路的导通与开断。让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。测量频率的误差与闸门信号的精度直接相关。 被测信号 频率测量算法对应的方框图 四、各部分电路及仿真 1 整形电路部分 整形电路的目的是将三角波、正弦波变成方便计数的脉冲信号。整形电路可以直接用555定时器构成施密特触发。 本次设计采用555定时器，适当连接若干个电阻就可以构成触发器 图1-1 整形电路 将555定时器的THR和TR1两个输入端连在一起作为信号输入端，则可得到 显示电路 闸门产生 输入电路闸门计数电路
施密特触发器，为了提高其稳定性通常要在要在CON端口接入一个0.01uf左右的滤波电容。但使用555定时器的时候输入的电压应该要大于5V，本次设计直接用信号源来做输入信号，并且信号源的振幅为10V，没有用放大电路将信号放大。 2 时基电路 时基电路时用来控制闸门信号选通的时间，由于本次设计的频率计测试范围是0到999KHz，故时基信号要有1ms 10ms 100ms 1s，基于上述，还需要一个分频器分出不同的频率。设计过程如下：可用一个多谐振电路产生频率为1KHz的脉冲信号（即T=1ms），然后使用分频器产生10ms 100ms 1s。 多谐振电路可以采用555定时器或者晶体振荡器来完成。本次设计采用555定时器实现，本次设计的精确度要求比较低，而且555定时器组成的多谐振荡起的最高振荡频率只能最多1MHz，而我们将用555定时器产生1Kz的频率，满足在该范围之内。分频器采用10分频，可用74LS90或者74LS160。 图2-1555定时器构成的多谐振振荡器 555多谐振振荡器设计参数：设计一个震荡周期为1ms，输出的占空比 2 3 q
简易数字频率计仿真设计报告 班级学号姓名平时成绩答辩成绩报告成绩总分122039304 杨现涛30 122039310 郭慧泽30
目录 一、设计要求 (2) 二、设计过程 (2) 三、元器件清单 (3) 四、电路连线图 (4) 放大整形电路图 (4) 单脉冲发生器电路图 (4) 闸门电路电路图 (5) 计数部分电路图 (5) 译码显示电路图 (6) 整体电路图 (7) 五、实验（仿真结果） (8) 六、出现的问题及解决方法 (8)
一）设计要求 1）设计一个单脉冲发生器，其脉冲宽度t与手动按钮时间长短无关，与两次按钮的时间间隔无关，仅与时钟脉冲频率有关，且有下列关系： t=1/f1 2）设计一个四位十进制计数器，实现0000-9999计数。 3）将上述两种电路图组成一个简易数字式频率计。实现如图效果： 0-1 1清零信号1清 11111清零清零信号 二、设计过程 根据实验要求，要完成数字式频率计的设计任务就要了解其中包含的电路以及用到的知识及元器件。 首先经过查阅资料了解数字是频率计的原理和工作过程，下面简单介绍一下数字是频率计。数字式频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。
接地 3 双刀开关 1 导线若干 四、电路连线图 1、放大整形电路 该电路采用的是555多谐振荡器，并连接了电容，主要作用是整形波形，使进来的各种波形整形成标准的方波，以便计数器计数，具体图形如下图： 2、单脉冲发生器电路图 该部分电路图主要是采用了两片74LS74D系列的D触发器，将其两侧串联起来，从一个CP端输入f1=1hz的基准信号，另一CP端接0-1按钮，按下按钮，输出两种信号，一种为宽度为1s的单脉冲信号，用于开启闸门，另一种为清零信号，使计数器清零，具体电路图如下：
电气与信息工程学院 数字频率计 设计报告书 前言 摘要：在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的 测量就显得更为重要。测量频率的方法有多种,其中数字计 数器测量频率具有精度高、使用方便、测量迅速，以及便于 实现测量过程自动化等优点，是频率测量的重要手段之一。 其原理为通过测量一定闸门时间内信号的脉冲个数。本文阐 述了设计了一个简单的数字频率计的过程。 关键词：频率计，闸门，逻辑控制，计数-锁存
目录 第一章设计目的 第二章设计任务和设计要求 2.1 设计任务及基本要求 2.2.系统结构要求 第三章系统概述 3.1概述 3.2设计原理及方案 第四章单元电路设计及分析 4.1 时基电路 4.2逻辑控制电路 4.3计数电路 4.4锁存电路 4.5显示译码电路 4.6 闸门电路 第五章安装与调试过程 5.1 电路的安装过程 5.2 电路的调试过程 5.3 出现的问题及解决办法 第六章结果分析 第七章收获与体会
第八章元件清单 第九章实现结果实物图 附录A 参考文献 第一章 设计目的： 1.了解数字频率计测量频率与测量周期的基本原理； 2.熟练掌握数字频率计的设计与调试方法及减小测量误 差的方法。 3.本设计与制作项目可以进一步加深我们对数字电路应 用技术方面的了解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤。 4.针对电子线路课程要求，对我们进行实用型电子线路设 计、安装、调试等各环节的综合性训练，培养我们运用课程中所学的理论与实践紧密结合，独立地解决实际问题的能力。
第二章 设计任务及要求： 2.1设计任务及基本要求： 设计一简易数字频率计，其基本要求是： 1)测量频率范围0～9999Hz； 2)最大读数9999HZ,闸门信号的采样时间为1s；. 3)被测信号可以是正弦波、三角波和方波； 4)显示方式为4位十进制数显示； 5)完成全部设计后，可使用EWB进行仿真，检测试验设计电路的正确性。 2.2.系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量。 波形 整 形 计 数 器 数 码 显 示 振荡 电 路分 频 器 控 制 门 数 据 锁 存 器 显 示 译 码 器 被测 信 号
数字频率计的设计 摘要：采用STC89C52RC单片机作为系统的核心控制器件，该系统采用直流供电，由信号输入模块、信号相加模块、滤波模块、信号比较器模块，电平转换模块组成，具有信号输入、测信号频率、测量矩形方波占空比的功能，并且具有测量精度高功耗低、抗干扰能力强等特点。
1 方案设计与比较
信号混合电路模块 方案一：同相加法器。加法器是一种数位电路，其可进行信号的加法计算。加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。同相加法器输入阻抗高，输出阻抗低反相加法器输入阻抗低，输出阻抗高当选用同相加法器时，如A输入信号时，因为是同相加法器，输入阻抗高，这样信号不太容易流入加法器，反而更容易流入B端，而影响到B端的正常使用;同样，如B输入信号时，容易流入A端，而影响到A端的正常使用。 方案二：反相加法器。当选用反相加法器时，因为加法器输入阻抗低，不管是A端，还是B端信号，更容易流入加法器，而不会影响其它路的正常使用。 综上所述选择方案一。 滤波电路模块 方案一：选用有源二阶切比雪夫高通滤波器。切比雪夫滤波电路在通带或阻带上频率响应幅度等波纹波动的滤波器。切比雪夫滤波器在过渡带比巴特沃斯滤波器的衰减快，但频率响应的幅频特性不如后者平坦。切比雪夫滤波器和理想滤波器的频率响应曲线之间的误差最小，但是在通频带内存在幅度波动，有可能有纹波波动导致电压达到施密特触发器的上限或下限出发电平，导致误触发，输出方波可能严重失真。 方案二：选用有源二阶巴特沃斯高通滤波器。巴特沃斯滤波电路的幅频响应在通带中具有最平幅度特性没有起伏，而在阻频带则逐渐下降为零，由于巴特沃斯滤波电路的幅频响应曲线很平滑，没有起伏，可以有效规避施密特比较器中的误触发，所以选用幅频响应曲线最平滑的巴特沃斯型滤波器，可以有效规避误触发。 综上所述选择方案二。
电子测量实训报告 姓名：X X X 院系：X X X X 学院 专业：07电子信息工程 学号： 指导教师： 完成时间: 2010 年 9月 7 日
目录 第1章引言 (3) 1.1数字频率计的概述 (3) 1.2设计任务 (3) 1.3设计目的 (4) 1.4设计方案 (4) 1.5频率计设计原理 (5) 第2章系统硬件设计 (5) 2.1电路原理图设计 (5) 2.2单元电路介绍 (6) 2.3 74LS90引脚及其说明 (8) 2.4 74LS47的介绍 (9) 2.5 74LS123的介绍 (10) 第3章硬件调试 (11) 第4章实训小结 (10) 第5章附录 (13) 附录1 硬件电路原理图和连接图 (13) 附录2 元器件清单 (14) 附录3 参考文献 (14)
数字频率计的设计 摘要：本实训报告是关于数字频率计设计的简要介绍。采用直接测频法的方案来完成本次实训设计。其组成部分有时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。该设计主要用于数码管的显示功能，在四位LED数码管上对输入信号频率进行显示，并能够准确运行。 关键词：数字频率计、计数脉冲、单稳态电路、闸门电路、锁存、频率显示 第1章引言 1.1数字频率计的概述 数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波，方波，三角波和尖脉冲信号的频率，而且还可以测量他们的周期。数字频率计在测量其他物理量如转速、振荡频率等方面获得广泛应用。所谓频率，就是周期性信号在单位时间（1s）里变化的次数。若在一定时间间隔T内测得的这个周期性信号的重复变化次数N，则其频率可表示为：f =N/T。 1.2设计任务 设计一个数字频率计系统，频率在四位数码管上进行显示，如下图。从左到右依次为频率的千位、百位、十位、个位。 设计要求： （1）位数： 能计4位十进制数，计数位数主要取决于被测信号频率的高低，如果被测信号频率较高，精度又较高，可相应增加显示位数。 （2）量程： 最大读数为9999Hz，闸门信号的采样时间为1s。 （3）显示方式： 用七段LED数码管显示读数，做到显示稳定、不跳变。
课程设计任务书 学生姓名：覃朝光专业班级：通信1103 指导教师：工作单位：信息工程学院 题目: 数字频率计的设计与实现 初始条件： 本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等，也可以使用单片机系统构建简易频率计。用数码管显示频率计数值。 要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周。 2、技术要求： 1）设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。 2）测量频率范围：10~9999Hz。 3）测量信号类型：正弦波、方波和三角波。 4）测量信号幅值：0.5~5V。 5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。 6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 1、2013年5 月17日，布置课设具体实施计划与课程设计报告格式的要求说明。 2、2013 年 6 月18 日至2013 年6 月22 日，方案选择和电路设计。 3、2013 年6 月22 日至2013 年7 月1 日，电路调试和设计说明书撰写。 4、2013年7月5日，上交课程设计成果及报告，同时进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 摘要 (3) 1电路的设计思路与原理 (4) 1.1电路设计方案的选择 (4) 1.1.1方案一：利用单片机制作频率计 (4) 1.1.2方案二：利用锁存器与计数器制作频率计 (5) 1.1.3方案三：利用定时电路与计数器制作频率计 (5) 1.1.4方案确定 (6) 1.2 原理及技术指标 (6) 1.3 单元电路设计及参数计算 (8) 1.3.1时基电路 (8) 1.3.2放大整形电路 (9) 1.3.3逻辑控制电路 (9) 1.3.4计数器 (11) 1.3.5锁存器 (12) 1.3.6译码电路 (13) 2仿真结果及分析 (13) 2.1仿真总图 (13) 2.2单个元电路仿真图 (14) 2.3测试结果 (17) 3测试的数据和理论计算的比较分析 (17) 4制作与调试中出现的故障、原因及排除方法 (17) 4.1故障a (17) 4.2故障b (18) 4.3故障c (18) 4.4故障d (18) 4.5故障e (18) 5 心得体会 (19)
课程设计任务书 学生：专业班级：通信 指导教师：工作单位：信息工程学院 题目: 数字频率计的设计与实现 初始条件： 本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等，也可以使用单片机系统构建简易频率计。用数码管显示频率计数值。 要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周。 2、技术要求： 1）设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。 2）测量频率围：10~9999Hz。 3）测量信号类型：正弦波、方波和三角波。 4）测量信号幅值：0.5~5V。 5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。 6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按《理工大学课程设计工作规》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规。 时间安排： 1、2013年5 月17日，布置课设具体实施计划与课程设计报告格式的要求说明。 2、2013 年 6 月18 日至2013 年6 月22 日，方案选择和电路设计。 3、2013 年6 月22 日至2013 年7 月1 日，电路调试和设计说明书撰写。 4、2013年7月5日，上交课程设计成果及报告，同时进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 摘要 (3) 1电路的设计思路与原理 (4) 1.1电路设计方案的选择 (4) 1.1.1方案一：利用单片机制作频率计 (4) 1.1.2方案二：利用锁存器与计数器制作频率计 (5) 1.1.3方案三：利用定时电路与计数器制作频率计 (6) 1.1.4方案确定 (7) 1.2 原理及技术指标 (8) 1.3 单元电路设计及参数计算 (9) 1.3.1时基电路 (9) 1.3.2放大整形电路 (10) 1.3.3逻辑控制电路 (11) 1.3.4计数器 (13) 1.3.5锁存器 (15) 1.3.6译码电路 (16) 2仿真结果及分析 (16) 2.1仿真总图 (16) 2.2单个元电路仿真图 (17) 2.3测试结果 (20) 3测试的数据和理论计算的比较分析 (20) 4制作与调试中出现的故障、原因及排除方法 (20) 4.1故障a (20) 4.2故障b (21) 4.3故障c (21) 4.4故障d (21) 4.5故障e (22) 5 心得体会 (22)
毕业设计（论文）任务书 课题名称数字频率设计课题性质毕业论文 专业楼宇智能化工程技术班级 11级学生姓名学号 113121 指导教师教研室主任系部主任 发放日期 一、课题条件： 1．分析频率计的设计方法； 2．利用现有的仿真软件进行波形仿真； 二、毕业论文（设计）主要内容： 1、测量信号：方波； 2、测量频率范围：1KHZ~9999HZ；10KHZ~100KHZ； 3、显示方式：4位十进制数显示； 4、时基电路由555定时器及分频器组成，555振荡器产生脉冲信号，经分频器分频产生的时基信号，其脉冲宽度分别为：1秒，0.1秒； 5、当被测信号的频率超出测量范围时，报警。 三、计划进度： 1. 资料的收集撰写开题报告 7月18日至9月8日 2. 方案设计 9月9日至9月15日 3. 电路的设计指标分析与确定；后期的电路优化元器件的选择与参数确定 9月16日至11月2日 4. 毕业设计论文的修改、完善 11月3日至11月10日 5. 毕业设计答辩11月15 日至11月20日 6. 毕业设计工作总结11月20日至11月25日 四、主要参考文献： (1)电子技术基础(第三版) (2)电子产品的设计与制作工艺 (3)电子设计技术杂志 (4)现代电子学及应用1 (5)AD (6)数字电子技术基础阎石主编高等教育出版社 指导教师（系）教研室主任 年月日年月日
摘要 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N 时，则被测信号的频率f=N/T。 频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。 在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。 在传统的生产制造企业中，频率计被广泛的应用在产线的生产测试中。频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。 在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。 常用的频率测量方法有测频法、测周法、测周期/频率法、F/V与A/D法。本文阐述了用测频法构成的数字频率计。 关键词：逻辑控制，计数器，时基（T）电路、输入电路、计数显示电路以及控制电路。
数字频率计逻辑电路设计 一﹑简述 在进行模拟﹑数字电路的设计﹑安装和调试过程中，经常要用到数字频率计。 数字频率计实际上就是一个脉冲计数器，即在单位时间里（如1秒）所统计的脉冲个数，如图3.1计数时序波形图所示。频率数即为在1秒内通过与门的脉冲个数。 图3.1(a)门控计数 图3.1(b)门控序列 通常频率计是由输入整形电路﹑时钟振荡器﹑分频器﹑量程选择开关﹑计数器﹑显示器等组成。如图3.2所示。
图3.2 方框图 图3.2中，由于计数信号必须为方波信号，所以要用史密特触发器对输入波形进行整形，分频器输出的信号必须为1Hz，即脉冲宽度为1秒，这个秒脉冲加到与门上，就能检测到待测信号在1秒内通过与门的个数。脉冲个数由计数器计数，结果由七段显示器显示。二﹑设计任务和要求 设计一个八位的频率计数器逻辑控制线路，具体任务和要求如下： 1. 八位十进制数字显示。 2. 测显范围为1Hz~10MHz。 3. 量程分为四档，分别为*1000﹑*100﹑*10﹑*1。 三﹑可选用器材 1. NET系列数字电子技术实验系统 2. 直流稳压电源
3. 集成电路：频率计数器专用芯片ICM7216B，74LS93，74LS123，74LS390，7555及门电路 4. 晶振：8MHz，10MHz 5. 数显：CL102，CL002，LC5011—11 6. 电阻﹑电容等 四﹑设计方案提示 数字频率计可分为三部分进行考虑： 1. 计数﹑译码﹑显示 这一部分是频率计数器不可少的。即外部整形后的脉冲。通过计数器在单位时间里进行计数﹑译码和显示。计数器选用十进制的中规模（TTL/CMOS）集成计数器均可，译码显示可采用共阴或共阳的配套器件。例如计数器选用74LS161，译码器为74LS248，数显器为LC5011—11。也可选用四合一计数﹑寄存﹑译码﹑显示CL102或专用大规模频率计数器ICM7216芯片等。 中规模组成的计数﹑译码显示和四合一的数显。我们在基本实验和前几个课题中都已使用过，使用时，可参阅有关章节。下面介绍一下专用八位通用频率计数器ICM7216的特点及性能。 ICM7216是用COMS工艺制造的专用数字集成电路，专用于频率﹑周期﹑时间等测量。ICM7216为28管脚，其电源电压为5V。针对不同的使用条件和用途，ICM7216有四种类型产品，其中显示方式为共阴极LED显示器的为ICM7216 B型和D型，而显示方式为共阳极LED显示器的为ICM7216 A型和C型。图3.3为ICM7216B型的外管脚排列图。A﹑
简单数字频率计的设计与制作 1结构设计与方案选择 1.1设计要求 （1）要求用直接测量法测量输入信号的频率 （2）输入信号的频率为1～9999HZ 1.2设计原理及方案 数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。 所谓频率就是在单位时间（1s）内周期信号的变化次数。若在一定时间间隔T内测得周期信号的重复变化次数为N，则其频率为f=N/T（1-1）据此，设计方案框图如图1所示： 图1 数字频率计组成框图 图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其重复频率等于被测信号的频率fＸ。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则们控电路的输出信号持续时间亦准确的等于1s。闸门电路由标准秒信号进行控制当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数器译码显示电路。秒信号结束时闸门关闭，技计数器得的脉冲数N是在1秒时间内的累计数，所以被测频率fＸ= N Hz。 被测信号fＸ经整形电路变成计数器所要求的脉冲信号○1，其频率与被测信号的频率相同。时基电路提供标准时间基准信号○2，其高电平持续时间t1=1 秒，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个
数为N，则被测信号频率f=NHz,如图2（a）所示，即为数字频率计的组成框图。 图2（a）数字频率计的组成框图 图2（b）数字频率计的工作时序波形 逻辑控制单元的作用有两个： 其一，产生清零脉冲④，使计数器每次从零开始计数； 其二，产生所存信号⑤，是显示器上的数字稳定不变。这些信号之间的时序关系如图2（b）所示数字频率计由脉冲形成电路、时基电路、闸门电路、计数锁存和清零电路、译码显示电路组成。
基于FPGA的等精度数字频率计的设计 中英文翻译 中文译文： 数字频率计的介绍 数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。采用Verilog HDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分外，其余全部在一片FPGA芯片上实现。整个系统非常精简，且具有灵活的现场可更改性。 1 等精度测频原理 频率的测量方法主要分为2 种方法: (1) 直接测量法, 即在一定的闸门时间内测量被测信号的脉冲个数。 (2) 间接测量法, 例如周期测频法、V F 转换法等。间接测频法仅适用测量低频信号。 基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低, 在实用中有较大的局限性, 而等精度频率计不但具有较高的测量精度, 而且在整个频率区域能保持恒定的测试精度。频率测量方法的主要测量预置门控信号GATE是由单片机发出，GATE的时间宽度对测频精度影响较少，可以在较大的范围内选择，只要FPGA中32 b计数器在计100 M信号不溢出都行，根据理论计算GATE的时间宽度Tc可以大于42．94 s，但是由于单片机的数据处理能力限制，实际的时间宽度较少，一般可在10～0．1 s间选择，即在高频段时，闸门时间较短；低频时闸门时间较长。这样闸门时间宽度Tc依据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围；实现了全范围等精度测量，减少了低频测量的误差。 本设计频率测量方法的主要测量控制框图如图1 所示。图1 中预置门控信号GA TE 是由单片机发出, GA TE的时间宽度对测频精度影响较少, 可以在较大的范围内选择, 只要FPGA 中32 b 计数器在计100M 信号不溢出都行, 根据理论计算GA TE 的时间宽度T c 可以大于42194s, 但是由于单片机的数据处理能力限制, 实际的时间宽度较少, 一般可在10～011 s 间选择, 即在高频段时,
简易数字频率计的设计与制作 作者:赵玉龙 【摘要】:本设计是基于单片机内部的两个定时器/计数器与外围硬件相结合,并通过一定的软件控制达到测量频率的目的的简易数字频率计，可以直接精确测量1KHZ到65.535KHZ的频率范围。本设计的优点在于直接利用单片机进行频率的测量，更加的方便，实用。 【关键词】:单片机频率测量
前言 单片机即单片微控制器单元,由微处理器,存储器,I/O接口,定时器/计数器等电路集成在一块芯片上构成,现在应用于工业控制,家用民用电器以及智能化仪器仪表,计算机网络,外设,通信技术中,具有体积小、重量轻、性价比高、功耗低等特点, 同时具有较高的抗干扰性与可靠性可供设计开发人员灵活的运用各种逻辑操作,实现实时控制和进行必要的运算.目前单片机更朝着大容量、高性能与小容量、低廉化、外围电路内装化以及I/O接口的增强和能耗降低等方向发展.本设计的意义在于如何利用较少的硬件达到直接测量较高精度频率的目的，更加的方便，快捷，相对于传统的数字频率计实用性更高。
第一章 系统硬件电路的设计 1.1方案的选择: 方案一.采用组合电路和时序电路等大量的硬件电路来构成，利用555多谐振荡产生闸门时间，两个D 触发器来进行门控信号的选择，数码管,以及其他硬件电路组成。 方案二.利用一块AT89C51单片机芯片直接来驱动数码管。 比较方案一与方案二在实现功能一样的情况下,我们可以发现纯粹利用硬件电路来实现不仅产品体积较大，运行速度慢,而且增加了许多的硬件成本,而利用单片机体积小、功能强、性能价格比较高等特点,在实际使用时节约了很多的硬件成本,符合设计的要求,故而本设计选择方案二来实现频率的测量. 1.2系统功能分析 本系统是基于单片机的简易数字频率计，在硬件的基础上通过软件的控制 达到频率测量的目的，整个系统工作由软件程序控制运行。整个系统主要可以分为两个部分，频率测量单元和频率显示单元。频率测量单元主要完成对被测信号的测量，而显示单元主要完成用数码形式将测量结果显示出来。 1.3.系统的方框图: 被测信号通过单片机的内部处理，完成对被测信号的测量，经过转换以数字形式显示出来。 图一 系统方框图 具体情况如下： 将单片机定时/计数器0设置成定时器方式,由它对单片机机器周期信号计数定时,形成时间间隔T,去控制单片机定时/计数器1的启动和停止, 单片机定时计数器1设置成计数器方式,由它对被测信号计数. 这里需要说明能够的是单片机内的两个定时/计数器在同一时刻不能既作为计数器使用又作为定时器使用,如设置成定时器模式就不能作为计数器使用;如设置成计数器模式就不能作为定时器使用. 1.4.各功能部件单元电路设计
& 长安大学 电子技术课程设计 数字频率计的设计 ） 专业： 班级： 姓名 指导教师： : 日期：
目录 引言 第一章系统概述 一、设计方案的选择 ￥ 1、计数法 2、计时法 二、整体框图及原理 第二章单元电路设计 一、放大电路设计 二、闸门电路设计 三、时基电路设计 四、控制电路设计 | 五、报警电路设计 六、整体电路图 七、整机元件清单 第三章设计小结 一、设计任务完成情况 二、问题及改进 三、心得体会 鸣谢 " 附录
} 引言 题目：数字频率计的设计 初始条件： 本设计可以使用在数模电理论课上学过或没学过的集成器件和必要的门电路构建简易频率计，用数码管显示频率计数值。 要求完成的主要任务： ①设计一个频率计。要求用4位7段数码管显示待测频率，并用发光二极管表示单位。 ②测量频率的范围：100hz—100khz。 《 ③测量信号类型：正弦波和方波。 ④具有超量程报警功能。 摘要： 本次课程设是基于TTL系列芯片的简易数字频率计,数字频率计应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Multisim仿真软件。本课程设计介绍了简易频率计的设计方案及其基本原理，并着重介绍了频率计各单元电路的设计思路，原理及仿真，整体电路的的工作原理，控制器件的工作情况。设计共有三大组成部分：一是原理电路的设计，本部分详细讲解了电路的理论实现，是关键部分；二是性能测试，这部分用于测试设计是否符合任务要求。三是是对本次课程设计的总结。 关键字：频率计、TTL芯片、时基电路、逻辑控制、分频、计数、报警
… 第一章系统概述 一、设计方案的选择 信号的频率就是信号在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。计数器所记录的结果，就是被测信号的频率。如在1s内记录1000个脉冲，则被测信号的频率为1000HZ。测量频率的基本方法有两种：计数法和计时法，或称测频法和测周期法。 、 1、计数法 计数法是将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为f=N1/T。改变时间T，则可改变测量频率范围。如图（1-1-1）
简易数字频率计设计报告 设计内容： 1、测量信号：方波、正弦波、三角波； 2、测量频率范围: 1Hz~9999Hz； 3、显示方式：4位十进制数显示； 4、时基电路由由555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）； 5、当被测信号的频率超出测量范围时，报警。 设计报告书写格式： 1、选题介绍和设计系统实现的功能； 2、系统设计结构框图及原理； 3、采用芯片简介； 4、设计的完整电路以及仿真结果； 5、Protel绘制的电路原理图； 6、制作的PCB； 7、课程设计过程心得体会（负责了哪些内容、学到了什么、遇到的难题及解决方法等）。 电子课程设计过程： 系统设计→在Multisim2001下仿真→应用Protel 99SE绘制电路原理图→制作PCB →撰写设计报告
简易数字频率计课程设计报告 第一章技术指标 1.1整体功能要求 1.2系统结构要求 1.3电气指标 1.4扩展指标 1.5设计条件 第二章整体方案设计 2.1 算法设计 2.2 整体方框图及原理 第三章单元电路设计 3.1 时基电路设计 3.2闸门电路设计 3.3控制电路设计 3.4 小数点显示电路设计 3.5整体电路图 3.6整机原件清单 第四章测试与调整 4.1 时基电路的调测 4.2 显示电路的调测 4-3 计数电路的调测 4.4 控制电路的调测 4.5 整体指标测试 第五章设计小结 5.1 设计任务完成情况 5.2 问题及改进
第一章技术指标 1.整体功能要求 频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。 2.系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。 数字频率计整体方案结构方框图 3.电气指标 3.1被测信号波形：正弦波、三角波和矩形波。 3.2 测量频率范围：分三档： 1Hz~999Hz 0.01kHz~9.99kHz 0.1kHz~99.9kHz 3.3 测量周期范围：1ms~1s。 3.4 测量脉宽范围：1ms~1s。 3.5测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误 差）。 3.6当被测信号的频率超出测量范围时,报警. 4.扩展指标 要求测量频率值时，1Hz~99.9kHz的精度均为+1。