基于FPGA的等精度数字频率计的设计
中英文翻译
中文译文：
数字频率计的介绍
数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。采用Verilog HDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分外，其余全部在一片FPGA芯片上实现。整个系统非常精简，且具有灵活的现场可更改性。
1 等精度测频原理
频率的测量方法主要分为2 种方法:
(1) 直接测量法, 即在一定的闸门时间内测量被测信号的脉冲个数。
(2) 间接测量法, 例如周期测频法、V F 转换法等。间接测频法仅适用测量低频信号。
基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低, 在实用中有较大的局限性, 而等精度频率计不但具有较高的测量精度, 而且在整个频率区域能保持恒定的测试精度。频率测量方法的主要测量预置门控信号GATE是由单片机发出，GATE的时间宽度对测频精度影响较少，可以在较大的范围内选择，只要FPGA中32 b计数器在计100 M信号不溢出都行，根据理论计算GATE的时间宽度Tc可以大于42．94 s，但是由于单片机的数据处理能力限制，实际的时间宽度较少，一般可在10～0．1 s间选择，即在高频段时，闸门时间较短；低频时闸门时间较长。这样闸门时间宽度Tc依据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围；实现了全范围等精度测量，减少了低频测量的误差。
本设计频率测量方法的主要测量控制框图如图1 所示。图1 中预置门控信号GA TE 是由单片机发出, GA TE的时间宽度对测频精度影响较少, 可以在较大的范围内选择, 只要FPGA 中32 b 计数器在计100M 信号不溢出都行, 根据理论计算GA TE 的时间宽度T c 可以大于42194s, 但是由于单片机的数据处理能力限制, 实际的时间宽度较少, 一般可在10～011 s 间选择, 即在高频段时,
闸门时间较短; 低频时闸门时间较长。这样闸门时间宽度T c 依据被测频率的大小自动调整测频, 从而实现量程的自动转换, 扩大了测频的量程范围; 实现了全范围等精度测量, 减少了低频测量的误差。
2 频率计的实现
等精度测频的实现方法。可简化为CNT1和CNT2是两个可控计数器，标准频率(f )信号从CN F1的时钟输入端cI K输入，经整形后的被测信号(f )从CNT2的时钟输入端cI K输入。每个计数器中的CEN输入端为使能端，用来控制计数器计数。当预置闸门信号为高电平(预置时间开始)时。被测信号的上升沿通过D 触发器的输入端，同时启动两个汁数器计数；同样，当预置闸门信号为低电平(预置时间结束)时，被测信号的上升沿通过D触发器的输出端，使计数器停止计数。
3 频率计的位数及相关指标
位数：同时最多能显示的数字位数。平常计数式的8位频率计只有几百元就可买到。对于高精度的测量，9位刚刚开始，11位算中等，13位才能算比较高级。
溢出位：把溢出位算进去的总等效位。有些频率计带有溢出功能，即把最高位溢出不显示而只显示后面的位，以便达到提高位数的目的。这里个别指标是估计值。
速度：即每秒能出多少位。有了高位数的但测量特别慢也失去了意义。平常计数式的8位频率计，测量10MHz信号、1秒闸门能得到10,000,000Hz，这实际上才是7位（位数等于取常用对数后的值），要想得到8位，需要10秒闸门；要想得到9位，需要100秒闸门，依次类推，即便显示允许，11位需要10000秒的测量时间了。但无论如何，还是每秒7位。因此，要想快速得到高位数则必须高速度。
分辨：这就像一个电压表最小可以分辨出多大的电压的指标是类似的，越小越好，单位ps（皮秒）。1000ps=1ns。假设你用1ns的频率计要分辨出1e-12的误差，就需要1ns/1e-12=1000秒的时间。而假设你有另外一个频率计的分辨是100ps，那么测量时间就可以缩短10倍为100秒，或者可以在相同的1000秒下测量出1e-14的误差。
4 时间频率测量
相比传统的电路系统设计方法，EDA技术采用VHDL语言描述电路系统，
包括电路的结构、行为方式、逻辑功能及接口。Verilog HDL具有多层次描述系统硬件功能的能力，支持自顶向下的设计特点。设计者可不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用Ver-ilog HDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的FPGA器件中去，从而实现FPGA的设计。
时间频率测量是电子测量的重要领域。频率和时间的测量已越来越受到重视，长度、电压等参数也可以转化为与频率测量有关的技术来确定。本文通过对传统的多周期同步法进行探讨，提出了多周期同步法与量化时延法相结合的测频方法。
最简单的测量频率的方法是直接测频法。直接测频法就是在给定的闸门信号中填入脉冲，通过必要的计数电路，得到填充脉冲的个数，从而算出待测信号的频率或周期。在直接测频的基础上发展的多周期同步测量方法，在目前的测频系统中得到越来越广泛的应用。多周期同步法测频技术的实际闸门时间不是固定的值，而是被测信号的整周期倍，即与被测信号同步，因此消除了对被测信号计数时产生的±1个字误差，测量精度大大提高，而且达到了在整个测量频段的等精度测量，
在时频测量方法中，多周期同步法是精度较高的一种，但仍然未解决±1个字的误差，主要是因为实际闸门边沿与标频填充脉冲边沿并不同步
Tx=N0T0-△t2+△t1，如果能准确测量出短时间间隔Δt1和Δt2，也就能够准确测量出时间间隔Tx，消除±1个字的计数误差，从而进一步提高精度。
为了测量短时间间隔Δt1和Δt2，通常使用模拟内插法或游标法与多周期同步法结合使用，虽然精度有很大提高，但终未能解决±1个字的误差这个根本问题，而且这些方法设备复杂，不利于推广。
要得到精度高，时间响应快，结构简单的频率和时间测量方法是比较困难的。从结构尽量简单同时兼顾精度的角度出发，将多周期同步法与基于量化时延的短时间间隔测量方法结合，实现了宽频范围内的等精度高分辨率测量。
量化时延法测短时间间隔
光电信号可以在一定的介质中快速稳定的传播，且在不同的介质中有不同的延时。通过将信号所产生的延时进行量化，实现了对短时间间隔的测量。
其基本原理是“串行延迟，并行计数”，而不同于传统计数器的串行计数方法，即让信号通过一系列的延时单元，依靠延时单元的延时稳定性，在计算机的控制下对延时状态进行高速采集与数据处理，从而实现了对短时间间隔的精确测量。
量化时延思想的实现依赖于延时单元的延时稳定性，其分辨率取决于单位延时单元的延迟时间。
作为延时单元的器件可以是无源导线，有源门器件或其他电路。其中，导线的延迟时间较短(接近光速传播的延迟)，门电路的延迟时间相对较长。考虑到延迟可预测能力，最终选择了CPLD器件，实现对短时间间隔的测量。
将短时间间隔的开始信号送入延时链中传播，当结束信号到来时，将此信号在延时链中的延时状态进行锁存，通过CPU读取，判断信号经过的延时单元个数就可以得到短时时间间隔的大小，分辨率决定于单位延时单元的延时时间。
一般来讲，为了测量两个短时间间隔，使用两组延时和锁存模块，但实际上，给定的软件闸门时间足够大，允许CPU完成取数的操作，即能够在待测时间间隔结束之前取走短时间隔Δt1对应的延时单元的个数，通过一定的控制信号，可以只用一组延时和锁存单元，这样可以节省CPLD内部的资源。利用多周期同步与量化时延相结合的方法，计算公式为：
T=n0t0+n1t1-n2t1
上式中，n0为对填充脉冲的计数值；t0为填充脉冲的周期，即100ns；n1为短时间隔Δt1对应的延时单元的个数；n2为短时间隔Δt2对应的延时单元的个数；t1为量化延迟器件延时单元的延迟量(4.3ns)。这样，利用多周期同步法，实现了闸门和被测信号同步；利用量化时延法，测量了原来测不出来的两个短时间间隔，从而准确地测量了实际闸门的大小，也就提高了测频的精度。
由于频率合成器输出的频率信号最小只能调到10Hz，把XDU-17的测量值作为标准，可以计算出样机测频的精度。
例如，被测信号为15.000010MHz时被测信号为5.00001002MHz时，从上面的计算可以看出，样机的分辨率已达ns量级，下面从理论分析的角度来说明这一点。
前面已经分析过，多周期同步法测频时，它的测量不确定度为：
当输入f0为10MHz，闸门时间为1s时，测量的不确定度为±1×10-7/s。当
与量化延时测量与短时间间隔电路相结合时，测量的不确定度可以从下述推导出来。
在采用多周期同步法时，Tx为待测的多周期值，T0为采用的时基周期。
Tx= NT0+△t1-△t2
与量化延时电路相结合后有：
Tx= NT0+(N1-N2)td±δTx
这里，δTx为测量的不准确度。
对上式微分得：\δTx≤±2td
由上式可知，此方法的测量精度取决于td，它的稳定性与大小直接影响测量值的不确定度。所以采用各种方法，计数器可在整个频率量程内实现等精度的测量，而且测量精度有显著提高，测量分辨率提高到4.3ns，且消除了±1个字的理论误差，精度提高了20多倍。
结束语本文将给出了一种新的测频方法。基于此方法的频率计的数字电路部分集成在一片CPLD中，大大减小了整个仪器的体积，提高了可靠性，且达到了很高的测量分辨率。
5 频率计的VHDL 设计
利用ALTERA公司的FPGA芯片EPF10K10，使用VHDL编程语言设计等精度频率计，给出核心程序，经过ISPEXPER仿真后，验证设计是成功的，达到预期结果。传统的频率计相比，FPGA的频率计简化了电路板的设计，提高了系统设计的实现性和可靠性，测频范围达到100 MHz，实现了数字系统硬件的软件化，这是数字逻辑设计的新趋势。
本设计采用AL TERA 公司的FPGA 芯片EPF10K10, 该芯片管脚间的延迟为5 ns, 即频率为200MHz, 应用标准化的硬件描述语言VHDL 有非常丰富的数据类型, 他的结构模型是层次化的, 利用这些丰富的数据类型和层次化的结构模型, 对复杂的数字系统进行逻辑设计并用计算机仿真, 逐步完善后进行自动综合生成符合要求的、在电路结构上可实现的数字逻辑, 再下载到可编程逻辑器件中, 即可完成设计任务。
--------------------译自文斯凯赫尔著的VHDL逻辑设计76-88页Introduction of digital frequency meter Digital Frequency of communications equipment, audio and video, and other areas of scientific research and production of an indispensable instrument. Programming using Verilog HDL Design and Implementation of the digital frequency, in addition to the plastic part of the measured signal, and digital key for a part of the show, all in an FPGA chip to achieve. The entire system is very lean, flexible and have a modification of the scene.
1. And other precision measuring frequency Principle
Frequency measurement methods can be divided into two kinds:
(1) direct measurement method, that is, at a certain time measurement gate measured pulse signal number.
(2) indirect measurements, such as the cycle frequency measurement, VF conversion law. Frequency Measurement indirect measurement method applies only to low-frequency signals.
Based on the principles of traditional frequency measurement of the frequency of measurement accuracy will be measured with the decline in signal frequency decreases in the more practical limitations, such as the accuracy and frequency of measurement not only has high accuracy, but also in the whole frequency region to maintain constant test accuracy. The main method of measurement frequency measurement Preferences gated signal GATE issued by the MCU, GATE time width on the frequency measurement accuracy of less impact, in the larger context of choice, as long as the FPGA in 32 of 100 in the counter b M Signals are not overflow line, in accordance with the theoretical calculation GATE time can be greater than the width Tc 42.94 s, but due to the single-chip microcomputer data processing capacity constraints, the actual width of less time, generally in the range of between 0.1 s choice, that is, high-frequency, shorter gate;, low gate longer. This time gate width Tc based on the size of the measured frequency automatically adjust frequency measurement in order to achieve the automatic conversion range, and expanded the
range of frequency measurement; realization of the entire scope of measurement accuracy, reduce the low-frequency measurement error.
The design of the main methods of measuring the frequency measurement and control block diagram as shown in Figure 1. Figure 1 Preferences gated signal GA TE issued by the MCU, GA TE time width of less frequency measurement accuracy, in the larger context of choice, as long as the FPGA in 32 of 100 in the counter b M signal Overflow will do, according to theoretical calculations GA TE time width T c can be greater than 42194 s, but due to the single-chip microcomputer data processing capacity constraints, the actual width of less time, generally 10 to 011 s in the inter-choice, that is, high - band, the gate time shorter, low gate longer. This time gate width based on the measured T c automatically adjust the size of frequency measurement frequency range to achieve the automatic conversion, and expanded the range of frequency measurement; realization of the entire scope of measurement accuracy, reduce the low-frequency measurement error.
2 .Frequency of achieving
Frequency Measurement accuracy of such method. Can be simplified as shown in the diagram. Map CNT1 and CNT2 two controllable counter, standard frequency (f) signal from the CN F1 clock input cI K input, the signal measured after the plastic (f) CNT2 clock input cI K input. Each counter in the CEN input as enable end, used to control the counter count. When the gate signal is HIGH Preferences (Preferences start time). Signal measured by the rising edge of the D flip-flop input, launched at the same time with two counts of juice; Similarly, when preferences for low gate signal (the end of Preferences time), the rising edge of the measured signals through D Trigger output end of the counter to stop counting.
3.And the median frequency of relevant indicators
Median: At the same time the figures show that up to the median. The usual eight-count frequency of only several hundred yuan can buy. For high precision measurements, nine just beginning, the middle is 11, 13 can be relatively high.
Overflow of:-the ability to promote itself to overflow the equivalent of the total.
Some of the frequency with overflow function, which is the highest overflow does not display only shows that the bit behind, in order to achieve the purpose of the median. Here is the estimated value of individual indicators.
Speed: namely, the number of per second. With the high number of measurement particularly slow but also lose its significance. Counting of the usual eight frequency measurement 10 MHz signals, one second gate will be 10000000 Hz, which is actually seven (equivalent to the median number of common admission after the value), to obtain eight needed 10 seconds gate ; to obtain nine needed 100 seconds gate, followed by analogy, shows that even the permission of 11 need 10,000 second measurement time. But in any case, or seven per second. Therefore, to fast must be a few high speed.
Distinction: it is like a minimum voltage meter can tell how much voltage indicators are similar, the smaller the better, unit ps (picoseconds). 1000ps = 1ns. Suppose you use the frequency of 1 ns to differentiate between an e-12 error, we need a ns/1e-12 = 1000 seconds. Also assume that you have a frequency resolution of 100 ps, the measurement time can be shortened by 10 times for 100 seconds, or can be in the same 1000 second measured under an e-14 Error.
4. Time and Frequency Measurement
Compared to traditional methods of circuit design, EDA technology uses VHDL language to describe circuit system, including circuit structure, behavior, function and interface logic. Verilog HDL description of a multi-level system hardware functions, and support top-down design features. Designers can not understand the hardware structure. Start from the system design, on the top floor of a system block diagram of the structure and design, in a diagram with Ver-ilog HDL acts on the circuit description and simulation and error correction, and then the system level verification, and finally use logic synthesis optimization tool to create specific gate-level logic circuit netlist, download to the specific FPGA device to in order to achieve FPGA design.
Time and frequency measurement is an important area of electronic
measurement. Frequency and time measurement has been receiving increasing attention, length, voltage, and other parameters can be transformed into a frequency measurement and related technologies to determine. Based on the more traditional method of synchronization cycle, and has proposed a multi-cycle synchronization and quantitative method of measuring delay frequency method.
The most simple method of measuring the frequency of direct frequency measurement method. Direct Frequency Measurement is scheduled to enter the gate signal pulse, the adoption of the necessary counting circuit, the number of pulses are filled to calculate the frequency or analyte signal cycle. In the direct frequency measurement on the basis of the development of multi-cycle synchronous measurement method, in the current frequency monitoring system to be more widely used. Multi-cycle synchronization frequency measurement technology actual gate time is not fixed value, but the measured signals in the whole cycle times, and the measured signal synchronization, thereby removing the measured signal count on when the word ± 1 error, measurement accuracy greatly improved, and reached in the entire spectrum of measurement, such as precision measurement.
In the time-frequency measurement method, the multi-cycle synchronization is a high precision, but still unresolved ± a word error, mainly because of the actual gate edge and standard frequency synchronization is not filling pulse edge Tx=N0T0-△t2+△t1, if accurately measured short interval Δ t1 and Δ t2, will be able to accurately measure time intervals Tx, eliminating ± a word counting error, so as to further enhance accuracy.
To measure a short time interval Δ t1 and Δ t2, commonly used analog interpolation method with the cursor or more combined cycle synchronization, although accuracy is greatly improved, but eventually failed to resolve ± a word error this fundamental issue, but these methods equipment complex and not conducive to the promotion.
To obtain high precision, fast response time, simple structure and the frequency and time measurement method is relatively difficult.
Judging from the structure as simple as possible at the same time take into
account the point of view of accuracy, multi-cycle synchronization and delay based on the quantitative methods in a short period of time interval measurement, achieved within the scope of broadband, such as high-resolution measurement accuracy. Quantified by measuring short time intervals Delay
Photoelectric signal can be in a certain stability in the medium of rapid spread, and in different media have different delay. By signals generated by the delay to quantify, and gave a short period of time interval measurement.
The basic principle is that "delay serial, parallel count", and different from the traditional counter serial number, that is, to signal through a series of delay unit, the delay unit on the delay stability, under the control of the computer Delay on the state of high-speed acquisition and data processing, for a short period of time to achieve accurate measurement interval.
Delay quantitative thinking depend on the realization of the delay stability delay unit, the unit depends on the resolution of the delay time delay element.
Delay device as a unit can be passive conduit, or other active devices gate circuit. Among them, Traverse shorter delay time (nearly the speed of light transmission delay), the gate delay time longer. Taking into account delays can be predictive ability final choice of the CPLD devices, the realization of the short time interval measurement.
Will be the beginning of a short time interval signal sent delay in the transmission chain, when the advent of the end of signal, this signal delay in the delay in the chain latch state, read through the CPU, the judge signal a delay unit on the few short-term time interval can be the size of the unit decided to delay resolution of the unit delay time.
Generally speaking, in order to measure both short interval, the use of two modules delay and latches, but in reality, given the time software gate large enough to allow completion from the number of CPU operation, which can be measured in the time interval taken before the end of a short period of time at Δ t1 corresponding delay the number of units through the control signals must be used only a delay and latches units, it saves CPLD internal resources. Synchronization and multi-cycle
latency to quantify the method of combining The formula is:
T=n0t0+n1t1-n2t1
On, n0 for the filling pulse of value; t0 for filling pulse cycle, that is 100 ns; n1 for a short period of time at Δ t1 corresponding delay the number of modules; n2 for a short period of time at Δ t2 corresponding delay unit Number; t1 quantify delay devices for the delay delay unit volume (4.3 ns). In this way, using multi-cycle synchronization and realized the gate and measured signal synchronization; Delay of using quantitative measurement of the original measured not by the two short intervals, to accurately measure the size of the actual gate, it raised frequency measurement accuracy.
The frequency synthesizer output frequency signal can only be transferred to the minimum 10 Hz, XDU-17 as a standard of measurement can be calculated prototype frequency measurement accuracy.
For example, the measured signal is measured at 15.000010 MHz MHz signal to 5.00001002, from the calculation can be seen above, the resolution of the prototype has reached ns order of magnitude below from the perspective of theoretical analysis to illustrate this point.
It has been anal yzed,multi-cycle synchronization frequency measurement, the measurement uncertainty:
When the input f0 10 MHz, 1 s gate time, the uncertainty of measurement of ±1×10-7/s. When the measurement and quantification of delay circuit with short intervals combined, the uncertainty of measurement can be derived from the following.
In the use of cycle synchronization, multi-analyte Tx for the cycle value of T0 time base for the introduction of the cycle.
Tx= NT0+△t1-△t2
Delay circuit and quantitative combined:
Tx= NT0+(N1-N2)td±δTx
Here, δ Tx not for the accuracy of the measurement.
On the decline of the share: \δTx≤±2td
From the details of the measuring accuracy of this method depends on the td, and its direct impact on the stability and size of the uncertainty of measurement. Therefore, the application of methods, counters can be achieved within the entire frequency range, such as the accuracy of measurement, and measurement accuracy is significantly improved, measuring improvement in resolution to 4.3 ns, and the elimination of the word ± a theoretical error, the accuracy is increased by 20 times.
CONCLUSION This paper presents a new method of measuring frequency. Based on the frequency of this method of digital integrated circuit in a CPLD, greatly reduced the volume of the entire apparatus, improved reliability, and a high-resolution measurements.
5. Frequency of VHDL Design
ALTERA use of the FPGA chip EPF10K10 companies, the use of VHDL programming language design accuracy of frequency, given the core course, ISPEXPER simulation, design verification is successful, to achieve the desired results. Compared to the traditional frequency, the frequency of FPGA simplify the circuit board design, increased system design and the realization of reliability, frequency measurement range of up to 100 MHz and achieve a digital system hardware and software, which is digital logic design the new trend
This design uses the AL TERA EPF10K10 FPGA chip, the chip pin the delay of 5 ns, frequency of 200 MHz, the standardization of application VHDL hardware description language has a very rich data types, the structure of the model is hierarchical, The use of these rich data types and levels of the structure model of a complex digital system logic design and computer simulation, and gradually improve after the automatic generation integrated to meet the requirements of the circuit structure of the digital logic can be realized, then can be downloaded to programmable logic devices, to complete design tasks.
----------------------------------from Vin Skahill.VHDL for
Programmable Logic page76-88
外文出处： 《Exploiting Software How to Break Code》By Greg Hoglund, Gary McGraw Publisher : Addison Wesley Pub Date : February 17, 2004 ISBN : 0-201-78695-8 译文标题： JDBC接口技术 译文： JDBC是一种可用于执行SQL语句的JavaAPI（ApplicationProgrammingInterface应用程序设计接口）。它由一些Java语言编写的类和界面组成。JDBC为数据库应用开发人员、数据库前台工具开发人员提供了一种标准的应用程序设计接口，使开发人员可以用纯Java语言编写完整的数据库应用程序。 一、ODBC到JDBC的发展历程 说到JDBC，很容易让人联想到另一个十分熟悉的字眼“ODBC”。它们之间有没有联系呢？如果有，那么它们之间又是怎样的关系呢？ ODBC是OpenDatabaseConnectivity的英文简写。它是一种用来在相关或不相关的数据库管理系统（DBMS）中存取数据的，用C语言实现的，标准应用程序数据接口。通过ODBCAPI，应用程序可以存取保存在多种不同数据库管理系统（DBMS）中的数据，而不论每个DBMS使用了何种数据存储格式和编程接口。 1．ODBC的结构模型 ODBC的结构包括四个主要部分：应用程序接口、驱动器管理器、数据库驱动器和数据源。应用程序接口：屏蔽不同的ODBC数据库驱动器之间函数调用的差别，为用户提供统一的SQL编程接口。 驱动器管理器：为应用程序装载数据库驱动器。 数据库驱动器：实现ODBC的函数调用，提供对特定数据源的SQL请求。如果需要，数据库驱动器将修改应用程序的请求，使得请求符合相关的DBMS所支持的文法。 数据源：由用户想要存取的数据以及与它相关的操作系统、DBMS和用于访问DBMS的网络平台组成。 虽然ODBC驱动器管理器的主要目的是加载数据库驱动器，以便ODBC函数调用，但是数据库驱动器本身也执行ODBC函数调用，并与数据库相互配合。因此当应用系统发出调用与数据源进行连接时，数据库驱动器能管理通信协议。当建立起与数据源的连接时，数据库驱动器便能处理应用系统向DBMS发出的请求，对分析或发自数据源的设计进行必要的翻译，并将结果返回给应用系统。 2．JDBC的诞生 自从Java语言于1995年5月正式公布以来，Java风靡全球。出现大量的用java语言编写的程序，其中也包括数据库应用程序。由于没有一个Java语言的API，编程人员不得不在Java程序中加入C语言的ODBC函数调用。这就使很多Java的优秀特性无法充分发挥，比如平台无关性、面向对象特性等。随着越来越多的编程人员对Java语言的日益喜爱，越来越多的公司在Java程序开发上投入的精力日益增加，对java语言接口的访问数据库的API 的要求越来越强烈。也由于ODBC的有其不足之处，比如它并不容易使用，没有面向对象的特性等等，SUN公司决定开发一Java语言为接口的数据库应用程序开发接口。在JDK1．x 版本中，JDBC只是一个可选部件，到了JDK1．1公布时，SQL类包（也就是JDBCAPI）
###大学 本科毕业设计（论文）文献综述 课题名称： 学院（系）： 年级专业： 学生姓名： 指导教师： 完成日期：
燕山大学本科生毕业设计（论文） 一、课题国内外现状 中厚板轧机是用于轧制中厚度钢板的轧钢设备。在国民经济的各个部门中广泛的采用中板。它主要用于制造交通运输工具（如汽车、拖拉机、传播、铁路车辆及航空机械等）、钢机构件（如各种贮存容器、锅炉、桥梁及其他工业结构件）、焊管及一般机械制品等［1~3］。 1 世界中厚板轧机的发展概况 19世纪五十年代，美国用采用二辊可逆式轧机生产中板。轧机前后设置传动滚道，用机械化操作实现来回轧制，而且辊身长度已增加到2m以上，轧机是靠蒸汽机传动的。1864年美国创建了世界上第一套三辊劳特式中板轧机，当时盛行一时，推广于世界。1918年卢肯斯钢铁公司科茨维尔厂为了满足军舰用板的需求，建成了一套5230mm四辊式轧机，这是世界上第一套5m以上的轧机。1907年美国钢铁公司南厂为了轧边，首次创建了万能式厚板轧机，于1931年又建成了世界上第一套连续式中厚板轧机。欧洲国家中厚板生产也是较早的。1910年，捷克斯洛伐克投产了一套4500mm二辊式厚板轧机。1940年，德国建成了一套5000mm四辊式厚板轧机。1937年，英国投产了一套3810mm中厚板轧机。1939年，法国建成了一套4700mm 四辊式厚板轧机。这些轧机都是用于生产机器和兵器用的钢板，多数是为了二次世界大战备战的需要。1941年日本投产了一套5280mm四辊式厚板轧机，主要用于满足海军用板的需要。20世纪50年代，掌握了中厚板生产的计算机控制。20世纪80年代，由于中厚板的使用部门萧条，许多主要产钢国家的中厚板产量都有所下降，西欧国家、日本和美国关闭了一批中厚板轧机（宽度一般在3、4米以下）。国外除了大的厚板轧机以外，其他大型的轧机已很少再建。1984年底，法国东北方钢铁联营敦刻尔克厂在4300mm轧机后面增加一架5000mm宽厚板轧机，增加了产量，且扩大了品种。1984年底，苏联伊尔诺斯克厂新建了一套5000mm宽厚板轧机，年产量达100万t。1985年初，德国迪林冶金公司迪林根厂将4320mm轧机换成4800mm 轧机，并在前面增加一架特宽得5500mm轧机。1985年12月日本钢管公司福山厂新型制造了一套4700mmHCW型轧机，替换下原有得轧机，更有效地控制板形，以提高钢板的质量。 - 2 -
附录A译文 (一) 柱塞式液压缸、起重器和柱塞 液压缸、起重器和柱塞的基本术语可以被看作为同义词。通常首先描述的是其基本质特征，“jack”通常用来描述，应用于起重器中的液压缸，而且在大多数应用驱动器的特定工业场合来提供起重装置，“ram”经常被应用于高输出力的大型、重型液压缸，其它一些权威书籍可能将“ram”定义为活塞和杆是相同直径的液压缸，尽管这种液压缸更准确的应该被叫做柱塞式油缸，或置换式液压缸，这些形式的液压缸单一作用式并有其相对的应用局限。 液压缸可为单作用式，在单作用液压缸情况下，运动由弹簧或某种外力或重力使活塞返回到起始位置时释放压力来完成，在这种情况下弹簧返回，再液压条件下可获得的输出力可以被弹簧抗力所减轻。 双作用液压缸再普通应用场合是最常用的，液流上被安装液压缸两端，被选择器交替实现输入口，输出口作用。最大的可获得的输出的仅比单作用液压缸所获得的输出稍小些，因为当液体压力被反向加压时组织泄露，因而增加了摩擦力抵抗运动。 在反向运动时，可获得的力会由于活塞和杆面积的不同而降低了活塞作用面积减少，反向压力也是存在的，这种性能损失也许会很小，但在实际中明显地减少理论性能，而且液压缸的理论性能是有一定规格的，允许的公称公差以适应摩擦损失。 大多数的液压缸是单杆式的，双杆式的液压缸可能被应用在要求特高刚度下。对于双作用式液压缸，冲压力在伸出和缩回是相等的，这里可以估计到相比在相同直径的液压缸由于杆的封闭作用，摩擦力也会两端的密封杆和密封轴承而增大。 液压缸被广泛用于工业液体系统中，这些液压缸也别称为线性原动机或往复原动机。通常液压缸由循环管，活塞和杆运动处两侧的密封组织，活塞杆可被设计在液压缸的一侧或两侧，围绕活塞杆向液压缸外的液体温度可以由正确设计的还有密封垫用途的应用。再这当中我们将学习各种类型的液压缸以及它们是如何应用的液压缸的用途会对工业水利学的学习有很大帮助。
毕业设计（论文）外文文献翻译 文献、资料中文题目：软件开发概念和设计方法文献、资料英文题目： 文献、资料来源： 文献、资料发表（出版）日期： 院（部）： 专业： 班级： 姓名： 学号： 指导教师： 翻译日期： 2017.02.14
外文资料原文 Software Development Concepts and Design Methodologies During the 1960s, ma inframes and higher level programming languages were applied to man y problems including human resource s yste ms,reservation s yste ms, and manufacturing s yste ms. Computers and software were seen as the cure all for man y bu siness issues were some times applied blindly. S yste ms sometimes failed to solve the problem for which the y were designed for man y reasons including: ?Inability to sufficiently understand complex problems ?Not sufficiently taking into account end-u ser needs, the organizational environ ment, and performance tradeoffs ?Inability to accurately estimate development time and operational costs ?Lack of framework for consistent and regular customer communications At this time, the concept of structured programming, top-down design, stepwise refinement，and modularity e merged. Structured programming is still the most dominant approach to software engineering and is still evo lving. These failures led to the concept of "software engineering" based upon the idea that an engineering-like discipl ine could be applied to software design and develop ment. Software design is a process where the software designer applies techniques and principles to produce a conceptual model that de scribes and defines a solution to a problem. In the beginning, this des ign process has not been well structured and the model does not alwa ys accurately represent the problem of software development. However,design methodologies have been evolving to accommo date changes in technolog y coupled with our increased understanding of development processes. Whereas early desig n methods addressed specific aspects of the
四川理工学院毕业设计（文献综述）红外遥控电动玩具车的设计 学生：程非 学号：10021020402 专业：电子信息工程 班级：2010.4 指导教师：王秀碧 四川理工学院自动化与电子信息学院 二○一四年三月
1前言 1.1 研究方向 随着科技的发展，越来越多的现代化电器走进了普通老百姓的家庭，而这些家用电器大都由红外遥控器操控，过多不同遥控器的混合使用带来了诸多不便。因此，设计一种智能化的学习型遥控器，学习各种家用电器的遥控编码，实现用一个遥控器控制所有家电，已成为迫切需求。首先对红外遥控接收及发射原理进行分析，通过对红外编码理论的学习，设计以MSP430单片机为核心的智能遥控器。其各个模块设计如下：红外遥控信号接收，红外接收器把接收到的红外信号经光电二极管转化成电信号，再对电信号进行解调，恢复为带有一定功能指令码的脉冲编码；接着是红外编码学习，利用单片机的输入捕捉功能捕捉载波的跳变沿，并通过定时器计时记下载波的周期和红外信号的波形特征，进行实时编码；存储电路设计，采用I2C总线的串行E2PROM(24C256)作为片外存储器，其存储容量为8192个字节，能够满足所需要的存取需求；最后是红外发射电路的设计，当从存储模块中获取某红外编码指令后，提取红外信号的波形特征信息并进行波形还原；将其调制到38KHZ的载波信号上，通过三极管放大电路驱动红外发光二极管发射红外信号，达到红外控制的目的。目前，国外进口的万能遥控器价格比较昂贵，还不能真正走进普通老百姓的家中。本文在总结和分析国外设计的基础上，设计一款以MSP430单片机为核心的智能型遥控器，通过对电视机和空调的遥控编码进行学习，能够达到预期的目的，具有一定的现实意义。 1.2 发展历史 红外遥控由来已久，但是进入90年代，这一技术又有新的发张，应用范围更加广泛。红外遥控是一种无线、非接触控制技术，具有抗干扰能力强，信息传输可靠，功耗低，成本低，易实现等显著优点，被诸多电子设备特别是家用电器广泛采用，并越来越多的应用到计算机系统中。 60年代初，一些发达国家开始研究民用产品的遥控技术，单由于受当时技术条件限制，遥控技术发展很缓慢，70年代末，随着大规模集成电路和计算机技术的发展，遥控技术得到快速发展。在遥控方式上大体经理了从有线到无限的超声波，从振动子到红外线，再到使用总线的微机红外遥控这样几个阶段。无论采用何种方式，准确无误传输新信号，最终达到满意的控制效果是非常重要的。最初的无线遥控装置采用的是电磁波传输信号，由于电磁波容易产生干扰，也易受干扰，因此逐渐采用超声波和红外线媒介来传输信号。与红外线相比，超声传感器频带窄，所能携带的信息量少扰而引起误动作。较为理想的是光控方式，逐渐采用红外线的遥控方式取代了超声波遥控方式，出现了红外线多功能遥控器，成为当今时代的主流。 1.3 当前现状 红外线在频谱上居于可见光之外，所以抗干扰性强，具有光波的直线传播特性，不易产生相互间的干扰，是很好的信息传输媒体。信息可以直接对红外光进行调制传输，例如，信息直接调制红外光的强弱进行传输，也可以用红外线产生一定频率的载波，再用信息对载波进调制，接收端再去掉载波，取到信息。从信
外文翻译 专业机械设计制造及其自动化学生姓名刘链柱 班级机制111 学号1110101102 指导教师葛友华
外文资料名称： Design and performance evaluation of vacuum cleaners using cyclone technology 外文资料出处：Korean J. Chem. Eng., 23(6), (用外文写) 925-930 (2006) 附件： 1.外文资料翻译译文 2.外文原文
应用旋风技术真空吸尘器的设计和性能介绍 吉尔泰金，洪城铱昌，宰瑾李， 刘链柱译 摘要：旋风型分离器技术用于真空吸尘器 - 轴向进流旋风和切向进气道流旋风有效地收集粉尘和降低压力降已被实验研究。优化设计等因素作为集尘效率，压降，并切成尺寸被粒度对应于分级收集的50％的效率进行了研究。颗粒切成大小降低入口面积，体直径，减小涡取景器直径的旋风。切向入口的双流量气旋具有良好的性能考虑的350毫米汞柱的低压降和为1.5μm的质量中位直径在1米3的流量的截止尺寸。一使用切向入口的双流量旋风吸尘器示出了势是一种有效的方法，用于收集在家庭中产生的粉尘。 摘要及关键词：吸尘器; 粉尘; 旋风分离器 引言 我们这个时代的很大一部分都花在了房子，工作场所，或其他建筑，因此，室内空间应该是既舒适情绪和卫生。但室内空气中含有超过室外空气因气密性的二次污染物，毒物，食品气味。这是通过使用产生在建筑中的新材料和设备。真空吸尘器为代表的家电去除有害物质从地板到地毯所用的商用真空吸尘器房子由纸过滤，预过滤器和排气过滤器通过洁净的空气排放到大气中。虽然真空吸尘器是方便在使用中，吸入压力下降说唱空转成比例地清洗的时间，以及纸过滤器也应定期更换，由于压力下降，气味和细菌通过纸过滤器内的残留粉尘。 图1示出了大气气溶胶的粒度分布通常是双峰形，在粗颗粒（>2.0微米）模式为主要的外部来源，如风吹尘，海盐喷雾，火山，从工厂直接排放和车辆废气排放，以及那些在细颗粒模式包括燃烧或光化学反应。表1显示模式，典型的大气航空的直径和质量浓度溶胶被许多研究者测量。精细模式在0.18?0.36 在5.7到25微米尺寸范围微米尺寸范围。质量浓度为2?205微克，可直接在大气气溶胶和 3.85至36.3μg/m3柴油气溶胶。
Injection Molding The basic concept of injection molding revolves around the ability of a thermoplastic material to be softened by heat and to harden when cooled .In most operations ,granular material (the plastic resin) is fed into one end of the cylinder (usually through a feeding device known as a hopper ),heated, and softened(plasticized or plasticized),forced out the other end of the cylinder, while it is still in the form of a melt, through a nozzle into a relatively cool mold held closed under pressure.Here,the melt cools and hardens until fully set-up. The mold is then opened, the piece ejected, and the sequence repeated. Thus, the significant elements of an injection molding machine become: 1) the way in which the melt is plasticized (softened) and forced into the mold (called the injection unit); 2) the system for opening the mold and closing it under pressure (called the clamping unit);3) the type of mold used;4) the machine controls. The part of an injection-molding machine, which converts a plastic material from a sold phase to homogeneous seni-liguid phase by raising its temperature .This unit maintains the material at a present temperature and force it through the injection unit nozzle into a mold .The plunger is a combination of the injection and plasticizing device in which a heating chamber is mounted between the plunger and mold. This chamber heats the plastic material by conduction .The plunger, on each stroke; pushes unbelted plastic material into the chamber, which in turn forces plastic melt at the front of the chamber out through the nozzle The part of an injection molding machine in which the mold is mounted, and which provides the motion and force to open and close the mold and to hold the mold close with force during injection .This unit can also provide other features necessary for the effective functioning of the molding operation .Moving
I / 11 本科毕业设计外文翻译 <2018届） 论文题目基于WEB 的J2EE 的信息系统的方法研究 作者姓名[单击此处输入姓名] 指导教师[单击此处输入姓名] 学科(专业 > 所在学院计算机科学与技术学院 提交日期[时间 ]
基于WEB的J2EE的信息系统的方法研究 摘要：本文介绍基于工程的Java开发框架背后的概念，并介绍它如何用于IT 工程开发。因为有许多相同设计和开发工作在不同的方式下重复，而且并不总是符合最佳实践，所以许多开发框架建立了。我们已经定义了共同关注的问题和应用模式，代表有效解决办法的工具。开发框架提供：<1）从用户界面到数据集成的应用程序开发堆栈；<2）一个架构，基本环境及他们的相关技术，这些技术用来使用其他一些框架。架构定义了一个开发方法，其目的是协助客户开发工程。 关键词：J2EE 框架WEB开发 一、引言 软件工具包用来进行复杂的空间动态系统的非线性分析越来越多地使用基于Web的网络平台，以实现他们的用户界面，科学分析，分布仿真结果和科学家之间的信息交流。对于许多应用系统基于Web访问的非线性分析模拟软件成为一个重要组成部分。网络硬件和软件方面的密集技术变革[1]提供了比过去更多的自由选择机会[2]。因此，WEB平台的合理选择和发展对整个地区的非线性分析及其众多的应用程序具有越来越重要的意义。现阶段的WEB发展的特点是出现了大量的开源框架。框架将Web开发提到一个更高的水平，使基本功能的重复使用成为可能和从而提高了开发的生产力。 在某些情况下，开源框架没有提供常见问题的一个解决方案。出于这个原因，开发在开源框架的基础上建立自己的工程发展框架。本文旨在描述是一个基于Java的框架，该框架利用了开源框架并有助于开发基于Web的应用。通过分析现有的开源框架，本文提出了新的架构，基本环境及他们用来提高和利用其他一些框架的相关技术。架构定义了自己开发方法，其目的是协助客户开发和事例工程。 应用程序设计应该关注在工程中的重复利用。即使有独特的功能要求，也
本科生毕业设计（论文）外文科技文献译文 译文题目(外文题目)学院(系)Socket网络编程的设计与实现A Design and Implementation of Active Network Socket Programming 机械与能源工程学院 专学业 号 机械设计制造及其自动化 071895 学生姓名李杰林 日期2012年5月27日指导教师签名日期
摘要：编程节点和活跃网络的概念将可编程性引入到通信网络中，并且代码和数据可以在发送过程中进行修改。最近，多个研究小组已经设计和实现了自己的设计平台。每个设计都有其自己的优点和缺点，但是在不同平台之间都存在着互操作性问题。因此，我们引入一个类似网络socket编程的概念。我们建立一组针对应用程序进行编程的简单接口，这组被称为活跃网络Socket编程（ANSP）的接口，将在所有执行环境下工作。因此，ANSP 提供一个类似于“一次性编写，无限制运行”的开放编程模型，它可以工作在所有的可执行环境下。它解决了活跃网络中的异构性，当应用程序需要访问异构网络内的所有地区，在临界点部署特殊服务或监视整个网络的性能时显得相当重要。我们的方案是在现有的环境中，所有应用程序可以很容易地安装上一个薄薄的透明层而不是引入一个新的平台。 关键词：活跃网络；应用程序编程接口；活跃网络socket编程
1 导言 1990年，为了在互联网上引入新的网络协议，克拉克和藤农豪斯[1]提出了一种新的设 计框架。自公布这一标志性文件，活跃网络设计框架[2，3，10]已经慢慢在20世纪90 年代末成形。活跃网络允许程序代码和数据可以同时在互联网上提供积极的网络范式，此外，他们可以在传送到目的地的过程中得到执行和修改。ABone作为一个全球性的骨干网络，开 始进行活跃网络实验。除执行平台的不成熟，商业上活跃网络在互联网上的部署也成为主要障碍。例如，一个供应商可能不乐意让网络路由器运行一些可能影响其预期路由性能的未知程序，。因此，作为替代提出了允许活跃网络在互联网上运作的概念，如欧洲研究课题组提出的应用层活跃网络（ALAN）项目[4]。 在ALAN项目中，活跃服务器系统位于网络的不同地址，并且这些应用程序都可以运行在活跃系统的网络应用层上。另一个潜在的方法是网络服务提供商提供更优质的活跃网络服务类。这个服务类应该提供最优质的服务质量（QOS），并允许路由器对计算机的访问。通过这种方法，网络服务提供商可以创建一个新的收入来源。 对活跃网络的研究已取得稳步进展。由于活跃网络在互联网上推出了可编程性，相应 地应建立供应用程序工作的可执行平台。这些操作系统平台执行环境（EES），其中一些已 被创建，例如，活跃信号协议（ASP）[12]和活跃网络传输系统（ANTS）[11]。因此，不 同的应用程序可以实现对活跃网络概念的测试。 在这些EES 环境下，已经开展了一系列验证活跃网络概念的实验，例如，移动网络[5]，网页代理[6]，多播路由器[7]。活跃网络引进了很多在网络上兼有灵活性和可扩展性的方案。几个研究小组已经提出了各种可通过路由器进行网络计算的可执行环境。他们的成果和现有基础设施的潜在好处正在被评估[8，9]。不幸的是，他们很少关心互操作性问题，活跃网络由多个执行环境组成，例如，在ABone 中存在三个EES，专为一个EES编写的应用程序不能在其他平台上运行。这就出现了一种资源划分为不同运行环境的问题。此外，总是有一些关键的网络应用需要跨环境运行，如信息收集和关键点部署监测网络的服务。 在本文中，被称为活跃网络Socket编程（ANSP）的框架模型，可以在所有EES下运行。它提供了以下主要目标： ??通过单一编程接口编写应用程序。 由于ANSP提供的编程接口，使得EES的设计与ANSP 独立。这使得未来执行环境的发展和提高更加透明。
毕业设计（论文） 外文翻译 题目西安市水源工程中的 水电站设计 专业水利水电工程 班级 学生 指导教师 2016年
研究钢弧形闸门的动态稳定性 牛志国 河海大学水利水电工程学院，中国南京，邮编210098 nzg_197901@https://www.doczj.com/doc/6b6019186.html,，niuzhiguo@https://www.doczj.com/doc/6b6019186.html, 李同春 河海大学水利水电工程学院，中国南京，邮编210098 ltchhu@https://www.doczj.com/doc/6b6019186.html, 摘要 由于钢弧形闸门的结构特征和弹力，调查对参数共振的弧形闸门的臂一直是研究领域的热点话题弧形弧形闸门的动力稳定性。在这个论文中，简化空间框架作为分析模型，根据弹性体薄壁结构的扰动方程和梁单元模型和薄壁结构的梁单元模型，动态不稳定区域的弧形闸门可以通过有限元的方法，应用有限元的方法计算动态不稳定性的主要区域的弧形弧形闸门工作。此外，结合物理和数值模型，对识别新方法的参数共振钢弧形闸门提出了调查，本文不仅是重要的改进弧形闸门的参数振动的计算方法，但也为进一步研究弧形弧形闸门结构的动态稳定性打下了坚实的基础。 简介 低举升力，没有门槽，好流型，和操作方便等优点，使钢弧形闸门已经广泛应用于水工建筑物。弧形闸门的结构特点是液压完全作用于弧形闸门，通过门叶和主大梁，所以弧形闸门臂是主要的组件确保弧形闸门安全操作。如果周期性轴向载荷作用于手臂，手臂的不稳定是在一定条件下可能发生。调查指出:在弧形闸门的20次事故中，除了极特殊的破坏情况下，弧形闸门的破坏的原因是弧形闸门臂的不稳定;此外，明显的动态作用下发生破坏。例如:张山闸，位于中国的江苏省，包括36个弧形闸门。当一个弧形闸门打开放水时，门被破坏了，而其他弧形闸门则关闭，受到静态静水压力仍然是一样的，很明显，一个动态的加载是造成的弧形闸门破坏一个主要因素。因此弧形闸门臂的动态不稳定是造成弧形闸门(特别是低水头的弧形闸门)破坏的主要原是毫无疑问。
中英文资料对照外文翻译文献综述 液压系统 液压传动和气压传动称为流体传动，是根据17世纪帕斯卡提出的液体静压力传动原理而发展起来的一门新兴技术，1795年英国约瑟夫?布拉曼(Joseph Braman,1749-1814)，在伦敦用水作为工作介质，以水压机的形式将其应用于工业上，诞生了世界上第一台水压机。1905年将工作介质水改为油，又进一步得到改善。 第一次世界大战(1914-1918)后液压传动广泛应用，特别是1920年以后，发展更为迅速。液压元件大约在 19 世纪末 20 世纪初的20年间，才开始进入正规的工业生产阶段。1925 年维克斯(F.Vikers)发明了压力平衡式叶片泵,为近代液压元件工业或液压传动的逐步建立奠定了基础。20 世纪初康斯坦丁?尼斯克(G?Constantimsco)对能量波动传递所进行的理论及实际研究;1910年对液力传动(液力联轴节、液力变矩器等)方面的贡献，使这两方面领域得到了发展。 第二次世界大战(1941-1945)期间,在美国机床中有30%应用了液压传动。应该指出,日本液压传动的发展较欧美等国家晚了近 20 多年。在 1955 年前后 , 日本迅速发展液压传动,1956 年成立了“液压工业会”。近20～30 年间，日本液压传动发展之快，居世界领先地位。 液压传动有许多突出的优点，因此它的应用非常广泛，如一般工业用的塑料加工机械、压力机械、机床等；行走机械中的工程机械、建筑机械、农业机械、汽车等；钢铁工业用的冶金机械、提升装置、轧辊调整装置等；土木水利工程用的防洪闸门及堤坝装置、河床升降装置、桥梁操纵机构等；发电厂涡轮机调速装置、核发电厂等等；船舶用的甲板起重机械（绞车）、船头门、舱壁阀、船尾推进器等；特殊技术用的巨型天线控制装置、测量浮标、升降旋转舞台等；军事工业用的火炮操纵装置、船舶减摇装置、飞行器仿真、飞机起落架的收放装置和方向舵控制装置等。 一个完整的液压系统由五个部分组成，即动力元件、执行元件、控制元件、辅助元
Section 3 Design philosophy, design method and earth pressures 3.1 Design philosophy 3.1.1 General The design of earth retaining structures requires consideration of the interaction between the ground and the structure. It requires the performance of two sets of calculations: 1）a set of equilibrium calculations to determine the overall proportions and the geometry of the structure necessary to achieve equilibrium under the relevant earth pressures and forces; 2）structural design calculations to determine the size and properties of thestructural sections necessary to resist the bending moments and shear forces determined from the equilibrium calculations. Both sets of calculations are carried out for specific design situations (see 3.2.2) in accordance with the principles of limit state design. The selected design situations should be sufficiently Severe and varied so as to encompass all reasonable conditions which can be foreseen during the period of construction and the life of the retaining wall. 3.1.2 Limit state design This code of practice adopts the philosophy of limit state design. This philosophy does not impose upon the designer any special requirements as to the manner in which the safety and stability of the retaining wall may be achieved, whether by overall factors of safety, or partial factors of safety, or by other measures. Limit states (see 1.3.13) are classified into: a) ultimate limit states (see 3.1.3); b) serviceability limit states (see 3.1.4). Typical ultimate limit states are depicted in figure 3. Rupture states which are reached before collapse occurs are, for simplicity, also classified and
编号： 毕业设计(论文)外文翻译 （原文） 院（系）：应用科技学院 专业：机械设计制造及其自动化 学生姓名：邓瑜 学号：0501120501 指导教师单位：应用科技学院 姓名：黄小能 职称： 2009年 5 月20 日
The Injection Molding The Introduction of Molds The mold is at the core of a plastic manufacturing process because its cavity gives a part its shape. This makes the mold at least as critical-and many cases more so-for the quality of the end product as, for example, the plasticiting unit or other components of the processing equipment. Mold Material Depending on the processing parameters for the various processing methods as well as the length of the production run, the number of finished products to be produced, molds for plastics processing must satisfy a great variety of requirements. It is therefore not surprising that molds can be made from a very broad spectrum of materials, including-from a technical standpoint-such exotic materials as paper matched and plaster. However, because most processes require high pressures, often combined with high temperatures, metals still represent by far the most important material group, with steel being the predominant metal. It is interesting in this regard that, in many cases, the selection of the mold material is not only a question of material properties and an optimum price-to-performance ratio but also that the methods used to produce the mold, and thus the entire design, can be influenced. A typical example can be seen in the choice between cast metal molds, with their very different cooling systems, compared to machined molds. In addition, the production technique can also have an effect; for instance, it is often reported that, for the sake of simplicity, a prototype mold is frequently machined from solid stock with the aid of the latest technology such as computer-aided (CAD) and computer-integrated manufacturing (CIM). In contrast to the previously used methods based on the use of patterns, the use of CAD and CAM often represents the more economical solution today, not only because this production capability is available pin-house but also because with any other technique an order would have to be placed with an outside supplier. Overall, although high-grade materials are often used, as a rule standard materials are used in mold making. New, state-of-the art (high-performance) materials, such as ceramics, for instance, are almost completely absent. This may be related to the fact that their desirable characteristics, such as constant properties up to very high temperatures, are not required on molds, whereas their negative characteristics, e. g. low tensile strength and poor thermal conductivity, have a clearly related to ceramics, such as sintered material, is found in mild making only to a limited degree. This refers less to the modern materials and components
毕业设计外文资料翻译 题目POLISHING OF CERAMIC TILES 抛光瓷砖 学院材料科学与工程 专业复合材料与工程 班级 学生 学号 指导教师 二〇一二年三月二十八日
MATERIALS AND MANUFACTURING PROCESSES, 17(3), 401–413 (2002) POLISHING OF CERAMIC TILES C. Y. Wang,* X. Wei, and H. Yuan Institute of Manufacturing Technology, Guangdong University ofTechnology, Guangzhou 510090, P.R. China ABSTRACT Grinding and polishing are important steps in the production of decorative vitreous ceramic tiles. Different combinations of finishing wheels and polishing wheels are tested to optimize their selection. The results show that the surface glossiness depends not only on the surface quality before machining, but also on the characteristics of the ceramic tiles as well as the performance of grinding and polishing wheels. The performance of the polishing wheel is the key for a good final surface quality. The surface glossiness after finishing must be above 208 in order to get higher polishing quality because finishing will limit the maximum surface glossiness by polishing. The optimized combination of grinding and polishing wheels for all the steps will achieve shorter machining times and better surface quality. No obvious relationships are found between the hardness of ceramic tiles and surface quality or the wear of grinding wheels; therefore, the hardness of the ceramic tile cannot be used for evaluating its machinability. Key Words: Ceramic tiles; Grinding wheel; Polishing wheel