ISE13.2 Microblaze工程配置流程
- 格式：pdf
- 大小：1.14 MB
- 文档页数：11
1、创建工程
（1）开始菜单—>Xilinx ISE Design Suite 13.2—>ISE Design Tools—>Project
Navigator，打开如下图所示：
（2）新建工程New Project…，进入New Project Wizard，选择工程路径，输入
工程名称，点击next。
（3）根据项目需要，选择相应的device及封装、速度等级等，点击next。
（4）显示新建工程信息，点击Finish，完成工程创建。
2、配置Microblaze软核
（1）右键器件，这里是xc4vsx55-10ff1148，选择New Source，进入添加向导。
（2）选择Embedded Processor，输入文件名称和路径，点击next。接着点击Finish
完成添加，系统会提示如下图所示，点击yes进入BSB Wizard。
（3）选择Create a new design，点击next。
（4）因为是自行设计的PCB板，所以选择create a system for a custom board，
点击next。
（5）选择Single-Processor System，点击next。
（6）根据实际情况，选择参考时钟（PCB板上系统时钟频率）、工作频率（一
般建议系统时钟不超过150MHz，这里选择100MHz），Local Memory选择64KB，
点击next。
（7）添加外设。这里可直接next，稍后在图形界面里可以进行添加配置。
（8）一直点击next，直到Finish，完成Microblaze软核的创建，如下图所示。
3、在Microblaze软核里添加外设
（1）在上述界面即可添加外设。这里以GPIO为例。双击选择XPS General Purpose
IO确定添加后，进入GPIO配置页面。这里不添加中断，并选择位宽为8位。设置
完成后点击OK。
（2）添加后在如下图所示界面里，将GPIO挂到mb_plb总线上。
（3）由于GPIO要连接到PCB板上的实际IO，因此在Port选项卡里，选择
Connected to External Ports。
（4）需要为外设分配总线地址，在Address选项卡里右上角点击，软件会自动
分配。
（5）外设配置完成后，点击菜单Hardware—>Generate Netlist，产生硬件对应的
网表。这个过程需要的时间较长，可以做点别的事情。
（6）在ISE环境下，双击Generate TOP HDL Source，产生对应的顶层Verilog
代码。
4、导入SDK
（1）在ISE下选择双击Export Hardware Design To SDK with Bitstream。
（2）在弹出的对话框里输入工程路径，路径一般为project\...\SDK点击OK，打
开SDK环境如下图所示。
（3）新建BSP包，BSP包介于底层的硬件平台和上层软件平台之间，主要功能
是屏蔽硬件，提供操作系统的驱动。File—>New—>Xilinx Board Support Package。
（4）输入BSP包的名称、选择硬件平台、选择操作系统，这里选择裸机模式
Standalone，单击Finish，进入软件驱动设置界面。
（5）在软件驱动界面中直接点击OK，底层驱动库会自动编译，并在工程窗口
下方提示编译完成信息。
（6）新建Xilinx C工程。File—>New—>Xilinx C Project。
（7）进入新建工程向导，这里选择A blank C project。点击next。
（8）选择已有的BSP包，点击Finish。
（9）在empty_application_0—>src—>new—>source File，添加C源文件。
（10）默认路径下，输入文件名称，并要求有后缀.c。点击Finish
（11）添加c源文件后，即可在编辑窗口内输入程序代码。保存后会自动编译。
5、Program FPGA
（1）如果以上步骤全都设置正确，代码编译无误，点击图标，如下图所示，
Bitstream和BMM文件路径软件会自动添加。
（2）在Software Configuration里选择.elf文件
（3）连接USB-JTAG到PCB，点击Program即可进行下载调试。
