化简下列逻辑函数,要求表达式尽量简单

  • 格式:doc
  • 大小:363.00 KB
  • 文档页数:1

数字系统设计I –2014春夏

:浙江大学信息与通信工程研究所 作业3:

根据作业2(第3题)的优先级编码器的结果,进行Verilog HDL的练习。

HW2, 3.设计一个4输入优先编码器,其输入如表2.1所示,其中D0的优先级最低,D3的优先级最高。X表示无关条件,V表示有效位指示符。

表2.1 优先编码器真值表

输入 输出

D0 D1 D2 D3 x y V

0 0 0 0 X X 0

1 0 0 0 0 0 1

X 1 0 0 0 1 1

X X 1 0 1 0 1

X X X 1 1 1 1

1. 采用门电路(反相器、与门、或门)画出作业2第3题结果的逻辑图

23xDD;123yDDD;0123VDDDD

根据逻辑图进行优先编码器电路的Verilog HDL门级描述。

2. 写出一个4输入优先编码器的Verilog HDL行为描述,输入D用4位矢量,always模块中用if-else描述,假定输入D[3]具有最高优先级。

3. 采用Verilog HDL语言验证上述题目的4输入优先编码器的行为级模型。

4. *科学家们发现金星人使用16进制数字系统。然而,这些数字同我们的习惯是完全不同的。下面的第一行是0-7,第二行是8-F。你的任务是设计一个组合逻辑子系统,对0(0000)到F(1111)的十六进制数字进行解码,来驱动七段显示为十六进制数字系统火星版(第一行中的0-7,底下一行的8-F)。LED段以在水平最底端(LED0)的反相时钟来计数,中间是LED6

a) 填写七段驱动显示的真值表。

b) 写出每个段的Verilog描述。

c) 采用K诺图法化简每个段的输出。

d) 尽量采用共享乘积项来重复 (c)。

e) 如何比较 (c) 和 (d) 的复杂度? 说明那个更简单及其原因? 说明你采用的两种不同实现方式,衡量复杂度的标准是什么? 0126354