当前位置：文档之家 › 计数、译码、显示电路实验

计数、译码、显示电路实验

  • 格式：doc
  • 大小：182.00 KB
  • 文档页数：7

- 1 -
实验五 计数、译码、显示电路
一、实验目的
掌握中规模集成计数器74LS161及七段译码器CD4511的逻辑功能，掌握共阴极七段
显示器的使用方法，熟悉用示波器测试计数器输出波形的方法。
二、实验原理
计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的逻辑电路。下面
分别加以介绍。
1．计数器：计数器是一种中规模集成电路，其种类有很多。如果按照触发器翻转的次
序分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、
减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二进制计数器、十进制计
数器、可编程N进制计数器等多种。
常用计数器均有典型产品，不须自
己设计，只要合理选用即可。
本实验选用四位二进制同步计数
器74LS161做计数器，该计数器外加适
当的反馈电路可以构成十六进制以内
的任意进制计数器。图5-1是它的逻辑
图。这个电路除了具有二进制加法计数
功能外，还具有预置数、清零、保持的
功能。图中LD是预置数控制端，D、
C、B、A是预置数据输入端，
D
R
是清

零端，EP、ET是计数器使能控制端，
RCO是进位信号输出端，它的主要功
能有：
① 异步清零功能
若DR=0(输出低电平)，则输出ＱDＱCＱBＱA=0000，除EP、ET信号外，与其它输入信
号无关，也不需要CP脉冲的配合，所以称为“异步清零”。
② 同步并行置数功能
在DR=1，且LD=0的条件下，当CP上升沿到来后，触发器ＱDＱCＱBＱA同时接收D、
C、B、A输入端的并行数据。由于数据进入计数器需要CP脉冲的作用，所以称为“同步置
数”，由于4个触发器同时置入，又称为“并行”。
③ 保持功能
在
D
R
=1，LD=1的条件下，EP、ET两个使能端只要有一个低电平，计数器将处于数

据保持状态，与CP及D、C、B、A输入无关。
④ 计数功能
在
D
R

=1、LD=1、EP=1、ET=1的条件下，计数器对CP端输入脉冲进行计数，计数

方式为二进制加法，状态变化在ＱDＱCＱBＱA=0000～1111间循环。74LS161的功能表详见
表5-l所示。
表 5-1 74LS161的功能表
清零 预置 使能 时钟 预置数据 输出

D
R
LD

EP ET CP D C B A QD QC QB QA

0 1 1 1 1 × 0 1 1 1 × × × × 0 × × 0 1 1 × ↑ × × ↑ × × × × D C B A × × × × × × × × × × × × 0 0 0 0
D C B A
保 持
保 持
计 数

本实验所需计数器是十进制计数器，必须对74LS161外加适当的反馈电路构成十进制计
数器，状态变化在ＱDＱCＱBＱA=0000～1001间循环。
用反馈的方法构成十进制计数器一般有两种形式，即和反馈置数法。反馈置零法是利用
清除端DR构成，即：当QDQCQBQA=1010（十进制数10）时，通过反馈线强制计数器清
零，如图5-2(a)所示。由于该电路会出现瞬间1010状态，会引起译码电路的误动作，因此
- 3 -

很少被采用。反馈置数法是利用预置数端LD构成，把计数器输入端D1D2D2D3全部接地，
当计数器计到1001（十进制数9）时，利用QDQA反馈线使预置端LD=0，则当第十个CP
到来时，计数器输出端等于输入端电平，即：QD=QC=QB=QA=0，这样可以克服反馈置零法
的缺点。利用预置端LD构成的计数器电路如图5-2(b)所示。

以上介绍的是一片计数器工作的情况。在实际应用中，往往需要 用多片计数器构成多
位计数器。下面介绍计数器的级联方法，级联可分串行进位和并行进位两种。二位十进制串
行进位计数器的级联电路如图5-3所示，其缺点是速度较慢。二位十进制并行进位（也称超
前进位）计数器的级联电路如图5-4所示，后者的进位速度比前者大大提高。
- 4 -

2．译码器：这里所说的译码器是将二进制码译成十进制数字符的器件。实验中选用的
CD4511是一个BCD码七段译码器，并兼有驱动功能，内部没有限流电阻，与数码管相连
接时，需要在每段输出接上限流电阻，见图5-5(a)所示。表5-2是CD4511功能表。
3．显示器：显示器采用七段发光二极管显示器，它可直接显示出译码器输出的十进制
数。七段发光显示器有共阳接法和共阴接法两种：共阳接法就是把发光二极管的阳极都接在
一个公共点 (＋5V），配套的译码器为74LS46，74LS47等；共阴接法则相反，它是把发光
二极管的阴极都连在一起(接地)，配套的译码器为CD4511，74LS48等。七段显示器的外引
线排列图如图5-5(b)所示。
- 5 -

表5-2 CD4511功能表
十进制 或功能 输 入 BI 输 出 字
型
LE LT D C B A a b c d e f

g

0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 1 0 1 1

消 隐 锁 定 灯 测 试 × 1 × 1 1 0 × × × × × × × × × × × × 0 1 × 0 0 0 0 0 0 0
锁定在上一个LE=0时
1 1 1 1 1 1 1

三、实验内容
1．测试74LS161的逻辑功能（计数、清除、置数、使能及进位等）。CP选用手动单次
脉冲或1Hz正方波。输出接发光二极管LED显示。
2．按图5-6组装十进制计数器，并接入译码显示电路。时钟选择1Hz正方波。观察电
路的自动计数、译码、显示过程。
3．（选做）将1Hz方波改为1kHz方波，用示波器分别测十进制计数器QD、QC、QB、
QA的输出波形以及CP的波形，比较它们的时序关系。
4．（选做）设计并组装六十进制计数器。要求当十位计数器数字为0时，显示器无显示。
四、实验仪器
1. 电路实验箱
2. 数字万用表；示波器；
3. 计数器：74LS161×2
译码器：CD4511×2
四2输入与非门74LS00×1
1kΩ电阻×14

五、实验要求
1．画出十进制计数、译码、显示电路中各集成芯片之间的连接图。
2．画出十进制计数器 CP、QA、QB、QC、QD的五个波形的波形图，标出周期，并比
较它们的相位关系。
1． 画出计数器输出的状态图。
- 7 -

六、预习要求与思考题
1．复习计数、译码和显示电路的工作原理。
2．预习中规模集成计数器74LS161逻辑功能及使用方法。
3．进一步了解CD4511译码器和共阴极七段显示器的工作原理和使用方法。
4．绘出十进制计数、译码、显示电路中各集成芯片之间的连线图。
5．用示波器观察CP、QD～QA波形时，要想使所有波形符合时序关系，应选择什么触
发方式？如果你选用外触发方式，那么应取哪个信号作为外触发信号？
七、注意事项
1．为了防止干扰，集成电路不用的输入端不许悬空，必须做适当的处理。
2．检查显示器各段好坏时，可与译码器CD4511连接后，用LT=0来实现，也可经电源
+5V接1kΩ电阻限流后接到显示器各段检查。
3．用示波器观察计数器输出波形QD～QA时，应选择外触发方式。
八、实验报告
1．写出实验目的、内容，写出设计过程，画出实验电路图。
2．根据实验箱接线结果，绘制波形图，状态图。
3．总结计数器和译码、显示电路的设计和使用的体会。

合集下载

数字电路实验指导书

数字电路实验指导书

实验一集成逻辑门电路逻辑功能的测试一、实验目的1．熟悉数字逻辑实验箱的结构、基本功能和使用方法。

2．掌握常用非门、与非门、或非门、与或非门、异或门的逻辑功能及其测试方法。

二、实验器材1．数字逻辑实验箱DSB-3 1台2. 万用表 1只3．元器件： 74LS00（T065） 74LS04 74LS55 74LS86 各一块导线若干三、实验说明1．数字逻辑实验箱提供5 V + 0.2 V的直流电源供用户使用。

2．连接导线时，为了便于区别，最好用不同颜色导线区分电源和地线，一般用红色导线接电源，用黑色导线接地。

3．实验箱操作板部分K0~K7提供8位逻辑电平开关，由8个钮子开关组成，开关往上拨时，对应的输出插孔输出高电平“1”，开关往下拨时，输出低电平“0”。

4．实验箱操作板部分L0~L7提供8位逻辑电平LED显示器，可用于测试门电路逻辑电平的高低，LED亮表示“1”，灭表示“0”。

四、实验内容和步骤1．测试74LS04六非门的逻辑功能将74LS04正确接入面包板，注意识别1脚位置，按表1-1要求输入高、低电平信号，测出相应的输出逻辑电平。

表1-1 74LS04逻辑功能测试表2．测试74LS00四2输入端与非门逻辑功能将74LS00正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。

3．测试74LS55 二路四输入与或非门逻辑功能将74LS55正确接入面包板，注意识别1脚位置，按表1-3要求输入信号，测出相应的输出逻辑电平，填入表中。

（表中仅列出供抽验逻辑功能用的部分数据）4．测试74LS86四异或门逻辑功能将74LS86正确接入面包板，注意识别1脚位置，按表1-4要求输入信号，测出相应的输出逻辑电平。

五、实验报告要求1．整理实验结果，填入相应表格中，并写出逻辑表达式。

2．小结实验心得体会。

3．回答思考题若测试74LS55的全部数据，所列测试表应有多少种输入取值组合？实验二集成逻辑门电路的参数测试一、实验目的1．掌握TTL和CMOS与非门主要参数的意义及测试方法。

数电实验内容

数电实验内容

数电实验内容实验⼀门电路的外特性测试实验⽬的：1、熟悉TTL 集成逻辑门的逻辑功能，掌握与门、或门、与⾮门逻辑功能的测试⽅法2、掌握与⾮门主要外特性及它们的测试⽅法实验器件：74LS00⼀⽚万⽤电表⼀块电阻若⼲、置数开关⼀块双综⽰波器⼀台导线若⼲等实验内容：1、以TTL 与⾮门74LS00为例测试其真值表1脚、2脚接置数开关，3脚为输出端将与⾮门的输⼊端如表中所列输⼊，⽤万⽤表依序测出相应的输出电压V O 值，如图1-1所⽰，并列⼊表1-1中。

2、同样⽅法，可以测试TTL74LS08、74LS86、74LS32等门电路的真值表。

O图1-1 74LS00真值表测试电路图1-1 74LS00真值表3、TTL 与⾮门74LS00为例的电压特性曲线测试。

如图1-2所⽰，其输⼊电压V i 分别取0.2V 、0.4V 、0.6V 、0.8V 、1.1V 、1.2V 、1.3、1.4V 、1.5V 、1.6V 、1.8V 、2.0V ，测出相应的输出电压V O 值，即可画出电压传输特性曲线，从这特性曲线上可以确定TTL 与⾮门的输出⾼电平V Oh ；输出低电平V OL ；开门电压V ON ；关门电压V OFF ；输⼊低电平噪声容限V NL =V OFF -V IL 输⼊⾼电平噪声容限V NH =V IH -V ON ；开门电平指允许输⼊⾼电平的最⼩值；关门电平指允许输⼊低电平的最⼤值，V IH 为前级门的输出⾼电平，即本级门的输⼊⾼电平；V IL 为本级门的输⼊低电平。

4、TTL 与⾮门74LS00为例的输⼊特性测试如图1-3所⽰，74LS00的⼀输⼊端短路，输⼊端流出的电流即为输⼊短路电流I is ；R 1R WO+5v图1-2 74LS00电压特性曲线测试电路如图1-4所⽰，74LS00的⼀输⼊端接+5V ，其流向输⼊端的电流即为输⼊漏电流I iH ；5、TTL 与⾮门74LS00为例的输出特性（带负载能⼒）测试如图1-5所⽰，按表1-2所⽰改变R L 的阻值，测出相应的输出电压V OH ，依序计算I L =V OH/R L ，并画出V OH 随负载电流变化的曲线。

数字电路实验报告

数字电路实验报告

数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224实验一：组合逻辑电路分析一．实验用集成电路引脚图1．74LS00集成电路2．74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下：U1A 74LS00NU2B74LS00NU3C74LS00N X12.5 VJ1Key = Space J2Key = Space J3Key = Space J4Key = SpaceVCC5VGND图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。

真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。

2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。

试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下：U1A74LS00NU2B74LS00NU3C 74LS00NU4D 74LS00NU5D 74LS00NU6A74LS00N U7A74LS00NU8A74LS20D GNDVCC5VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceVCC5VX12.5 VX22.5 V图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B CD X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 11 10 1表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。

EDA实验报告-实验2-数码管扫描显示电路

EDA实验报告-实验2-数码管扫描显示电路

EDA实验报告-实验2-数码管扫描显⽰电路暨南⼤学本科实验报告专⽤纸课程名称 EDA 实验成绩评定实验项⽬名称数码管扫描显⽰电路指导教师郭江陵实验项⽬编号 02 实验项⽬类型验证实验地点 B305 学院电⽓信息学院系专业物联⽹⼯程组号： A6⼀、实验前准备本实验例⼦使⽤独⽴扩展下载板EP1K10_30_50_100QC208(芯⽚为EP1K100QC208)。

EDAPRO/240H 实验仪主板的VCCINT 跳线器右跳设定为3.3V ；EDAPRO/240H 实验仪主板的VCCIO 跳线器组中“VCCIO3.3V ”应短接，其余VCCIO 均断开；独⽴扩展下载板“EP1K10_30_50_100QC208”的VCCINT 跳线器组设定为 2.5V ；独⽴扩展下载板“EP1K10_30_50_100QC208”的VCCIO 跳线器组设定为3.3V 。

请参考前⾯第⼆章中关于“电源模块”的说明。

⼆、实验⽬的1、了解时序电路设计。

2、制作⼀个数码管显⽰的7段译码电路，以备以后调⽤。

三、实验原理在电⼦电路显⽰部分⾥，发光⼆极管（LED ）、七段显⽰数码管、液晶显⽰（LCD ）均是⼗分常见的⼈机接⼝电路。

通常点亮⼀个LED 所需的电流在5~20mA 之间，电流愈⼤，LED 的亮度也⾼，相对的使⽤寿命也愈短。

若以10mA 导通电流来估算⼀个接5V 的串接电阻值计算应为：（5－1.6）/10mA ≈0.34K Ω。

七段显⽰数码管分为共阳、共阴⼆种极性。

它们等效成⼋个LED 相连电路。

共阴极七段显⽰器的LED 位置定义和等效电路共阴极七段显⽰码⼗六进制转换表四、实验内容⽤拨码开关产⽣8421BCD 码，CPLD 器件产⽣译码及扫描电路，把BCD 码显⽰在LED 数码管上，通过改变扫描频率观察数码管刷新效果。

五、实验要求学习在MAX+PLUS II 中使⽤VHDL 设计功能模块，并将所⽣成的功能模块转换成MAX+PLUS II 原理图的符号库，以便在使⽤原理图时调⽤该库。