当前位置：文档之家 › Quartus II软件操作基础

Quartus II软件操作基础

  • 格式：doc
  • 大小：4.45 MB
  • 文档页数：46

第2章 Quartus II软件操作基础 本章介绍Altera公司的Quartus II（6.0版本）软件的使用方法，作为EDA实训设计的基础。通过本章的学习，读者可初步采用Quartus II软件的原理图输入法和HDL文本输入法，来设计数字电路和系统，并掌握用EDA实训仪设计电路进行硬件验证的方法。 uartus II是Altera公司近几年推出的新一代、功能强大的可编程逻辑器件设计环境，至今已公布了6.0以上版本。Quartus II软件提供了SOPC设计的综合开发环境，是SOPC设计的基础。Quartus II集成环境支持系统级设计、嵌入式系统设计和可编程器件设计的设计输入、编译、综合、布局、布线、时序分析、仿真、编程下载等EDA设计过程。 Quartus II支持多种编辑输入法，包括图形编辑输入法，VHDL、Verilog HDL和AHDL的文本编辑输入法，符号编辑输入法，以及内存编辑输入法。下面以Quartus II 6.0版本为例，介绍Quartus II软件的基本操作。

2.1 Quartus II软件的安装 Quartus II 6.0版本设计软件的安装比较简单，只要把Quartus II 6.0设计软件光盘放入计算机的光驱中，安装光盘将自动引导完成Quartus II 6.0的安装。但软件安装结束之后，还必须在软件中 指定Altera公司的授权文件（License.dat），才能正常使用Quartus II软件。在Windows 2000或Windows XP系统下指定授权文件的操作步骤如下： ① 打开Windows窗口下的“控制面板”，用鼠标左键双击控制面板上的“系统”图标（或用鼠标右键点击“我的电脑”，在弹出的对

话框中选择“属性”），在弹出的“系统特性”对话框中展开“高级”页面，如图2.1所示。用鼠标左键点击该页面上的“环境变量”按钮，弹出如图2.2所示的“环境变量”对话框。 在环境变量对话框中，点击“XXX的用户变量”（XXX为用户PC机名）栏目下的“新建”按钮，弹出“新建用户变量”对话框（见图2.2中所示）。在该对话框的“变量名”栏目中输入“LM_LICENSE_FILE”，在“变量值”栏目中输入“c:\flexlm\license.dat”，然后按“确定”按钮，结束新建用户变量。 ② 将向Altera公司申请得到的授权文件“License.dat”粘贴在“c:\flexlm”目录下。

图2.1 系统特性对话框 图2.2 设置环境变量对话框 ③ 打开Quartus II软件，执行“Tools”菜单下的“License Setup”命令，弹出如图2.3所示的“License Setup”（授权）对话框。在对话框的“License file”栏目中选择“c:\flexlm\license.dat”后按“OK”按钮，结束授权。 在正常使用Altera的Quartus II软件完成电路设计之后，还必须安装Altera的硬件驱动程序，才能使设计结果通过计算机的通信接口编程下载到目标芯片中。使用PC机的并行接口编程下载的Altera硬件驱动程序安装如下： 打开Windows窗口下的“控制面板”，用鼠标左键双击控制面板上的“系统”图标，在弹出的“系统特性”对话框中展开“硬件”页面，如图2.4所示（或者用鼠标右键点击Windows窗口桌面上的“我的电脑”图标，在弹出的快捷菜单中选择“属性”，亦可进入“系统

图2.3 授权对话框 特性”对话框）。用鼠标点击该页面上的“硬件向导”按钮，弹出如图2.5所示的“添加/删除硬件向导”（第1页面）对话框。用鼠标点击该对话框的“下一步”按钮，弹出如图2.6所示的“添加/删除硬件向导”的第2页面。在该页面中选择“添加/删除设备故障”后点击“下一步”按钮，弹出如图2.7所示“添加/删除硬件向导”的第3页面。在该页面中的“设备”栏目中选择“添加新设备”项后点击“下一步”按钮，弹出如图2.8所示“添加/删除硬件向导”的第4页面。在该页面中选择“否，我想从列表选择硬件”项后点击“下一步”按钮，弹出如图2.9所示“添加/删除硬件向导”的第5页面。在该页面中的“硬件类型”栏目中选择“声音、喇叭和游戏控制器”项后点击“下一步”按钮，弹出如图2.10所示“添加/删除硬件向导”的第6页面。在该页面中按“从磁盘安装”按钮，在弹出如图2.11所示的“从磁盘安装”对话框中的“厂商文件复制来源”栏目中选择或填入（Quartus II软件安装目录下的）“C:\altera\quartus50\drivers\win2000”后按“确定”按钮（如果此时弹出一个“没有找到数字签名”对话框，在“是否继续安装”下按“是”按钮）。恢复出现如图2.12所示的“添加/删除硬件向导”的第6页面。在该页面的“型号”栏目中选择“altera ByteBlaster”项后按“下一步”按钮，在弹出的“添加/删除硬件向导”的后继页面中继续按“下一步”按钮，最后在弹出如图2.13所示的“完成添加/删除硬件向导”对话框中按“完成”按钮，完成Altera的硬件驱动程序的安装。硬件驱动程序安装完成后，计算机会自动提示需要重 新开机，硬件驱动程序才能生效。 另外，如果开发板（或实验开发系统）使用PC机的USB接口编程下载，则当开发板第一次与PC机的USB接口连接时，Windows操

作系统将会自动引导编程下载硬件启动程序的安装。altera 的硬件启动程序是放在“C:\altera\quartus50\drivers\usb-blaster”目录中。

图2.6 添加/删除硬件向导（第2页面） 图2.7 添加/删除硬件向导（第3页面）

图2.4 系统特性对话框（硬件页面） 图2.5 添加/删除硬件向导（第1页面） 2.2 Quartus II软件的主界面

MAX+PLUSⅡ（Multiple Array Matrix + Programmable Logic User System II）是Altera公司早期开发的EDA工具软件，该软件界面友好、方便易用、功能全面，是非常流行的大众化EDA平台，在教学、

图2.8 添加/删除硬件向导（第4页面） 图2.9 添加/删除硬件向导（第5页面）

图2.10 添加/删除硬件向导（第6页面） 图2.11 从磁盘安装对话框 图2.12 添加/删除硬件向导（后继第6页面） 图2.13 完成添加/删除硬件向导对话框 科研开发等多种场合有广泛的应用群体。Quartus II软件为适应广大MAX+PLUSⅡ软件应用工程人员的需要，提供了Quartus II和与MAX+PLUSⅡ兼容的两种主界面。 在Quartus II的主界面，执行“Tools”菜单的“Customize”命令，弹出如图2.14所示的Customize（定制）对话框的General（总体）页面。如果选择Quartus II主界面，则在Customize对话框的General界面中用鼠标左键点击“Quartus II”项（其前方的圆中出现黑点）；若选择MAX+PLUSⅡ界面，则用鼠标左键点击“MAX+PLUSⅡ”项。

如果选择Quartus II主界面，则在打开Quartus II软件时，呈现如图2.15所示的主界面；若选择MAX+PLUSⅡ时，则呈现如图2.16所示的主界面。

图2.14 Quartus II的Customize对话框， 不管选择那一种主界面，Quartus II软件的各种命令和图标的功能都是相同的。考虑到有众多的EDA工程设计人员熟悉MAX+PLUSⅡ工具软件，因此本书介绍的SOPC设计，基本是在Quartus II软件的MAX+PLUSⅡ主界面下进行的。 在Quartus II的Customize对话框中（见图2.13所示），除了General页面外，还有Toolbars（工具栏）、Commands（命令）和Tcl页面。在Customize的Toolbars页面中，可以用鼠标左键点击打开Quartus II软件主界面上的各类工具栏，如Utility Windows、Applications、Processing等工具栏，添加或隐藏命令按钮。在Customize的Commands工具栏页面中，可以通过鼠标左键的拖动，将Quartus II的命令按钮添加到主界面上，例如添加Applications类、assignment Editor类、assignment类、compiler类等命令按钮。也可以用鼠标拖动的方法将主界面上不常用的命令按钮拖回到Commands栏目中（隐藏）。Quartus II命令按钮的相关命令也包含在主菜单的命令栏目中

图2.15 Quartus II主界面 图2.16 MAX+PLUSⅡ主界面 2.3 Quartus II的图形编辑输入法 图形编辑输入法也称为原理图输入设计法。用Quartus II的原理图输入设计法进行数字系统设计时，不需要任何硬件描述语言知识，在具有数字逻辑电路基本知识的基础上，就能可使用Quartus II提供EDA平台，设计数字电路或系统。 Quartus II的原理图输入设计法可以与传统的数字电路设计法接轨，即把传统方法得到的设计电路的原理图，用EDA平台完成设计电路的输入、仿真验证和综合，最后编程下载到可编程逻辑器件FPGA/CPLD或专用集成电路（ASIC）中。在EDA设计中，将传统电路设计过程的布局布线、绘制印刷电路板、电路焊接、电路加电测试等过程取消，提高了设计效率，降低了设计成本，减轻了设计者的劳动强度。然而，原理图输入设计法的优点不仅如此，它可以极为方便地实现数字系统的层次化设计，这是传统设计方式无法比拟的。层次化设计也称为“自底向上”的设计方法，即将一个大的设计项目分解为若干个子项目或若干个层次来完成。先从底层的电路设计开始，然后在高层次的设计中逐级调用低层次的设计结果，直至顶层系统电路的实现。对于每个层次的设计结果，都经过严格的仿真验证，尽量减少系统设计中的错误。每个层次的设计可以用原理图输入法实现，也可以用其他方法（如用HDL文本输入法）实现，这种方法称为“混合设计输入法”。层次化设计为大型系统设计及SOC或SOPC的设计提供了方便、直观的设计路径。 在Quartus II平台上，使用图形编辑输入法设计电路的操作流

合集下载

QuartusII软件的使用方法

QuartusII软件的使用方法

QuartusII软件的使用方法QuartusII的设计流程QuartusII软件的使用方法：1.建立一个放置与此工程相关的所有设计文件的文件夹任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。

一般,不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。

2。

建立工程（1）双击QuartusII软件启动图标,即可启动QuartusII软件，启动界面如图1所示。

(2）选择菜单File→New Preject Wizard命令,即弹出“工程设置”对话框(图2）,以此来建立新的工程。

（3)在单击“next”后，出现了设置工程的基本信息,如图3所示。

完成图3中基本信息的输入后,单击图3中的“finish ”按钮。

3。

建立文件当工程建立好以后,我们就可以建立设计文件。

下面我们以一个半加器的VHDL的设计，来介绍在QuartusII如何实现VHDL语言输入。

（1）建立文件。

单击“File”菜单下的“New”命令，在弹出“New”对话框如图4所示。

在“Device Design Files”页面下双击“VHDL File”选项后建立新文件，如图5所示.图5 VHDL文本编辑窗口（2）输入程序。

在图1-11中输入半加器的VHDL程序，如图6所示.(3）保存文件.单击保存文件按钮，将输入的VHDL语言程序保存为half_add.vhd文件，注意后缀名是。

vhd，单击“保存”按钮即可保存文件，如图7.4。

编译工程（1）选择目标芯片。

单击“Assigments"菜单下的“device”命令,在弹出的对话框中按照图8进行设置。

设置完后单击“finish"。

图1-29图8（2)编译工程。

在图1—11中单击水平工具条上的编译按钮，或选择菜单Processing下的Start Complilation,开始编译。

如果编译过程出现错误，要将错误改正，保存后再次编译，直到编译无错误为止。

QuartusII操作指南

QuartusII操作指南

6.3 Quartus II操作指南6.3.1简介Altera技术领先的Quartus II设计软件配合一系列可供客户选择的IP核，可使设计人员在开发和推出FPGA、CPLD和结构化ASIC设计的同时，获得无与伦比的设计性能、一流的易用性以及最短的市场推出时间。

这是设计人员首次将FPGA移植到结构化ASIC 中，能够对移植以后的性能和功耗进行准确的估算。

Quartus II软件支持VHDL和Verilog硬件描述语言（HDL）的设计输入、基于图形的设计输入方式以及集成系统级设计工具。

Quartus II软件可以将设计、综合、布局和布线以及系统的验证全部都整合到一个无缝的环境之中，其中还包括和第三方EDA工具的接口。

Quartus II的主要特性有：<1>基于模块的设计方法提供工作效率<2>更快集成IP<3>在设计周期的早期对I/0引脚进行分配和确认<4>存储器编译器<5>支持CPLD、FPGA和基于HardCopy 的ASIC<6>使用全新的命令行和脚本功能自动化设计流程<7>高级教程帮助深入了解Quartus II的功能特性。

Altera公司的Quartus II软件提供了可编程片上系统（SOPC）设计的一个综合开发环境，是进行SOPC设计的基础。

Quartus II集成环境包括以下内容：系统级设计，嵌入式软件开发，可编程逻辑器件（PLD）设计，综合，布局和布线，验证和仿真。

Quartus II设计软件根据设计者需要提供了一个完整的多平台开发环境，它包括整个FPGA和CPLD设计阶段的解决方案。

有关Quartus II的典型设计流程如图6-43所示。

1图6-43 Quartus II的典型设计流程此外，Quartus II软件为设计流程的每个阶段提供了Quartus II图形用户界面、EDA 工具界面和命令行界面。

QuartusII 基本使用方法

QuartusII 基本使用方法

Quartus II 6.0的使用——以10进制计数器为例物理硬件基于康芯GW48—PK实验箱目录1 基于Quartus II的系统设计流程 (2)2 计数器的VHDL设计 (3)2.1 编辑设计文件 (3)2.2 创建工程 (5)2.3 编译前设置 (9)2.4 编译 (11)2.5 仿真 (13)2.6 引脚锁定 (17)2.7 编程下载 (18)附：本讲义所用VHDL程序源代码 (21)QuartusII 基本使用方法Altera 的QuartusII 提供了完整的多平台设计环境，能满足各种特定设计的需要，是单芯片可编程系统（SOPC）设计的综合性环境和SOPC 开发的基本设计工具，并为Atera DSP开发包进行系统模型设计提供了集成综合环境。

QuartusII 设计环境完全支持VHDL、V erilog的设计流程，其内部嵌有VHDL、V erilog 逻辑综合器。

QuartusII 也具备仿真功能，此外，与MA TLAB 和DSP Builder 结合，可以进行基于FPGA 的DSP 系统开发，是DSP 硬件系统实现的关键EDA 工具。

本章将以数个简单的例子详细介绍QuartusII 的使用方法，包括设计输入、综合与适配、仿真测试、优化设计和编程下载等方法。

1、基于Quartus II的系统设计流程Quartus II 的一般设计流程如图1所示，QuartusII 支持多种设计输入方法，如：原理图式图形设计输入、文本编辑、第三方工具等。

图 1 QuartusII 的设计流程2 计数器的VHDL 设计通过一个 4 位二进制计数器的设计实例，对QuartusII 的重要功能和使用方法作一些说明，并详细介绍QuartusII 的基本设计流程。

2.1 编辑设计文件首先建立工作库目录，以便设计工程项目的存储。

任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹。

Quartus II 使用入门

Quartus II 使用入门

Quartus II 使用入门在这个实验中我们通过一个简单的实例来演示如何使用Quartus II6.0在PLD器件上做一个完整的逻辑设计。

我们将在PLD上实现一个三人表决器的逻辑。

三人表决，以少数服从多数为原则，多数人同意则议案通过，否则议案被否决。

这里，我们使用三个按键代表三个参与表决的人，置“0”表示该人同意议案，置“1”表示该人同意议案；两个指示灯用来表示表决结果，LED1 点亮表示议案通过，LED2 点亮表示议案被否决。

真值表如下：S2 S3 LED1 LED2S10 0 0 0 10 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 0下面我们就具体来实现这一设计。

以下内容为程序代码:<SCRIPT type=text/javascript><--<BR>GOOGLE_AD_CLIENT ;google_ad_width = 468;google_ad_height = 60;google_ad_format = "468x60_as";google_ad_type = "text_image";google_ad_channel = "";google_color_border = "FFFFFF";google_color_bg = "FFFFFF";google_color_link = "000000";google_color_text = "000000";google_color_url = "000000";//--></Script><Script src="/pagead/show_ads.js"type=text/javascript></Script>1.双击桌面上Quartus II6.0的图标，启动Quartus II6.0软件。