当前位置：文档之家 › 北京邮电大学计算机组成原理(第四版)自测试题库_试卷四

北京邮电大学计算机组成原理(第四版)自测试题库_试卷四

  • 格式：pdf
  • 大小：111.86 KB
  • 文档页数：3

本科生期末试卷（四）
一、选择题（每小题2分，共30分）
1运算器的核心功能部件是（）。
A数据总线BALUC状态条件寄存器D通用寄存器
2某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（）。
A1MB4MBC4MD1MB
3某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目
是（）。

A20B28C30D32
4双端口存储器所以能进行高速读/写操作，是因为采用（）。
A高速芯片B新型器件C流水技术D两套相互独立的读写电路
5单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（）。
A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式
6为确定下一条微指令的地址，通常采用断定方式，其基本思想是（）。
A用程序计数器PC来产生后继微指令地址
B用微程序计数器µPC来产生后继微指令地址
C通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D通过指令中指定一个专门字段来控制产生后继微指令地址
7微程序控制器中，机器指令与微指令的关系是（）。
A每一条机器指令由一条微指令来执行
B每一条机器指令由一段用微指令编成的微程序来解释执行
C一段机器指令组成的程序可由一条微指令来执行
D一条微指令由若干条机器指令组成
8CPU中跟踪指令后继地址的寄存器是（）。
A地址寄存器B程序计数器C指令寄存器D通用寄存器
9某寄存器中的数值为指令码，只有CPU的（）才能识别它。
A指令译码器B判断程序C微指令D时序信号
10为实现多级中断，保存现场信息最有效的方法是采用（）。
A通用寄存器B堆栈C主存D外存
11采用DMA方式传送数据时，每传送一个数据，就要占用一个（）的时间。
A指令周期B机器周期C存储周期D总线周期
12将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（）。
A前者数据传输率高B前者数据传送的实时性好
C前者使用6芯电缆，体积小D前者不具有热插拔能力
13下面陈述中，不属于虚存机制要解决的问题项是（）。
A调度问题B地址映射问题
C替换与更新问题D扩大物理主存的存储容量和字长
14进程从运行状态转入就绪状态的可能原因是（）。
A被选中占有处理机时间B等待某一事件发生C等待的事件已发生D时间片已用完
15安腾处理机的一组指令中，可以并行执行的指令是（）。
AId8r1=[r3]Baddr6=r8,r9CSUBr3=r1,r4Daddr5=r3,r7

二、简答题（每小题8分，共16分）
1PCI总线中三种桥的名称是什么？简述其功能。
2某机字长32位，定点表示时，最高位为符号位，浮点表示时，阶码占10位，尾数占22位（各包含一
位符号位），（要求用补码考虑数的大小）
请回答下列问题：
(1)带符号定点小数的表示范围是多少？
(2)浮点表示时，负数的表示范围是多少？

三、设计题（14分）
现只有“2输入与非门”和“异或门”两种器件，它们的延迟时间分别为20ns和40ns，请设计一个行
波（串行）进位加法器。
(1)列出1位全加器真值表。
(2)画出加法器逻辑电路图（只画最低2位），规定输入、输出均为原变量。
(3)设加法器为32位，计算求和运算的最长时间。
(4)修改(2)的逻辑图，使加法器也能实现减法运算。

四、分析题（12分）
1某计算机存储器按字节寻址，设主存容量为512KB，Cache容量为16KB，每块有16个字，每字32位。
(1)若Cache采用直接映射方式，请给出主存地址字段中各段的位数。
(2)若Cache采用四路组相联映射，请给出主存地址字段中各段的位数。

2某计算机的存储器系统采用L1、L2Cache和主存3级分层结构，访问第一级命中率95％，访问第二级
命中率50％，其余50％访问主存。假定访问L1Cache需要1个时钟周期，访问L2Cache和主存分别需要
10个和100个时钟周期。问：平均需要多少个时钟周期？

五、分析题（12分）
一种二进制RS型32位的指令结构如下：

其中OP为操作码字段，X为寻址模式字段，D为偏移量
字段，其寻址模式定义为有效地址E算法及说明列表如下：

(1)该指令格式规定最多有多少条指令？通用寄存器有
多少个？字长多少？
(2)请写出6种寻址方式的名称。
(3)若PC字长32位，可
寻址的主存空间有多
大？

六、设计题（16分）
CPU的数据通路如图1所
示。运算器中R0～R3为通用寄
存器，DR为数据缓冲寄存器，
PSW为状态字寄存器。
D-cache为数据存储器，
I-cache为指令存储器，PC
为程序计数器（具有加1功
能），IR为指令寄存器。单
线箭头信号均为微操作控制
信号（电位或脉冲），如LR
0

表示读出R0寄存器，SR0表示

写入R0寄存器。
机器指令
“LDA(R3),R0”实现的功能
是：以（R3）的内容为数存单元地址，读出数存该单元中数据至通用寄存器R0中。请画出该取数指令周期
流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期有T1～T4四个时钟信号，寄存器打
入信号必须注明时钟序号）

合集下载

数据结构第四章考试题库(含答案)

数据结构第四章考试题库(含答案)

第四章串一、选择题1．下面关于串的的叙述中，哪一个是不正确的（）【北方交通大学 2001 一、5（2分）】A．串是字符的有限序列 B．空串是由空格构成的串C．模式匹配是串的一种重要运算 D．串既可以采用顺序存储，也可以采用链式存储2 若串S1=‘ABCDEFG’, S2=‘9898’ ,S3=‘###’,S4=‘012345’,执行concat(replace(S1,substr(S1,length(S2),length(S3)),S3),substr(S4,index (S2,‘8’),length(S2)))其结果为（）【北方交通大学 1999 一、5 （25/7分）】A．ABC###G0123 B．ABCD###2345 C．ABC###G2345 D．ABC###2345E．ABC###G1234 F．ABCD###1234 G．ABC###012343．设有两个串p和q，其中q是p的子串，求q在p中首次出现的位置的算法称为（）A．求子串 B．联接 C．匹配 D．求串长【北京邮电大学 2000 二、4（20/8分）】【西安电子科技大学 1996 一、1 （2分）】4．已知串S=‘aaab’,其Next数组值为（）。

【西安电子科技大学 1996 一、7 （2分）】A．0123 B．1123 C．1231 D．12115．串‘ababaaababaa’的next数组为（）。

【中山大学 1999 一、7】A．0 B．012121111212 C．0 D．06．字符串‘ababaabab’的nextval 为（）A．(0,1,0,1,04,1,0,1) B．(0,1,0,1,0,2,1,0,1)C．(0,1,0,1,0,0,0,1,1) D．(0,1,0,1,0,1,0,1,1 )【北京邮电大学 1999 一、1（2分）】7．模式串t=‘abcaabbcabcaabdab’，该模式串的next数组的值为（），nextval 数组的值为（）。

北邮考研计算机组成原理专业课试卷16

北邮考研计算机组成原理专业课试卷16

色等四种显示模式。 ⑴请给出每个像素的颜色数 m 和每个像素占用的存储器的比特数 n 之间的关系。 ⑵显示缓冲存储器的容量是多少？ ⑶若按照每个像素 4 种颜色显示，请设计屏幕显示与显示缓冲存储器之间的对应关系。
From /myhearty/home
研究生入学试卷十六答案
显示器屏幕
图 A16. 4 图 A16.2 给出了屏幕显示与显示缓冲存储器之间的一种对应关系。屏幕上水平方向连 续的四个像素共同占用一个字节的显示存储器单元。随着地址的递增，像素位置逐渐右移， 直至屏幕最右端后，返回下一行扫描线最左端。依此类推，直到屏幕右下角。屏幕上的每一 个像素均与显示存储器中的两个比特相对应。
位,数符 1 位.设 j1 = (-10)2 S1 = (+0.1001)2 , j2 = (+10)2 S2 = (+0.1011)2 求 N1 × N2 ,写出运算步骤及结果,积的尾数占 4 位,要规格化结果.根据原码阵列乘法器
的计算步骤求尾数之积。
四．（10 分）设存储器容量为 32 位,字长 64 位,模块数 m = 8,分别用顺序方式和交叉方式
3.微指令格式中,微指令的编码通常采用以下三种方式(1)A.___,(2) B.___, (3) C.___。
4.PCI 总线采用 A.___协议和 B.___仲裁策略,具有 C.___能力,适合于低成本的小系统, 在微型机系统中得到了广泛的应用。
5.外围设备大体分为输入设备,输出设备,A.___设备,B.___设备,C.___设备五大类。 6.通道有三种类型 A.___通道,B.___通道,C.___通道。
示器访主存的操作数，因此间接寻址需两次访问主存. (6).基值寻址，操作数在 E=(Rb) + D 的存储单元中.
计算机组成原理第四章部分课后题答案（唐朔飞版）

计算机组成原理第四章部分课后题答案（唐朔飞版）

计算机组成原理第四章部分课后题答案（唐朔飞版）4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

主存：⽤于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，⼜称为外部存储器（需要通过I/O系统与之交换数据）。

存储容量⼤、成本低、存取速度慢，以及可以永久地脱机保存信息。

主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。

Cache：⾼速缓冲存储器，⽐主存储器体积⼩但速度快，⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。

RAM：(Random Access Memory)随机存储器。

存储单元的内容可按需随意取出或存⼊，且存取的速度与存储单元的位置⽆关的存储器。

这种存储器在断电时将丢失其存储内容，故主要⽤于存储短时间使⽤的程序。

按照存储信息的不同，随机存储器⼜分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。

SRAM：(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存，不需要刷新电路即能保存它内部存储的数据。

DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。

DRAM 只能将数据保持很短的时间。

为了保持数据，DRAM使⽤电容存储，所以必须隔⼀段时间刷新（refresh）⼀次，如果存储单元没有被刷新，存储的信息就会丢失。

（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是⼀种只能读出事先所存数据的固态半导体存储器。

其特性是⼀旦储存资料就⽆法再将之改变或删除。

通常⽤在不需经常变更资料的电⼦或电脑系统中，资料并且不会因为电源关闭⽽消失。

PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”，是⼀种可以⽤程序操作的只读内存。

2021年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。

若当前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）；若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。

A.05H，F2HB.07H，F3 HC.05H，F3HD.07H，F2H2、用二地址指令来完成算术运算时，其结果一般存放在（）。

A.其中一个地址码提供的地址中B.栈顶C.累加器（ACC）中D.以上都不对3、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。

假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。

A.22HB.33HC.66HD.77H4、在C语言程序中，以下程序段最终的f值为（）。

Float f=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.55、下列说法正确的是（）。

A.当机器采用补码表示时，0有两种编码方式B.当机器采用原码表示时，0有两种编码方式C.当机器采用反码表示时，0有一种编码方式D.无论机器数采用何种码表示，0都有两种编码方式6、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。

在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（）。

【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】A.0.833B.0.856C.0.95 8D.0.8627、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。