北邮计算机组成原理例题讲解2016

计算机学院 体系结构中心
7
存储器
已知地址线为A15 A0，数据线为D7 D0，读写线为R/W， 其中0000H 07FFH为ROM区，选用EPROM芯片（2KB/片） ；0800H～13FFH为RAM区，选用RAM芯片（2KB/片和1KB/ 片）。构造一个按字节编址的存储器，片选信号均为低电平有 效。画出存储器的逻辑电路图，并指出各芯片地址范围。 某计算机处理器字长16位，寻址空间为64KB，共有8个16位通 用寄存器R0~R7（任一寄存器均可作为基址寄存器或变址寄存 器），如果指令系统共有128条双操作数指令，且其中的1个操 作数采用寄存器寻址，而另一个操作数的寻址方式有4种：立 即寻址、寄存器寻址、基址寻址、变址寻址，并且立即数和位 移量均为16位，请设计出该处理器的指令系统格式并说明各字 段的含义。
计算机学院 体系结构中心
17
解答2（2）
(2)已知DMA采用块传送方式，相邻两次DMA请求的间 隔时间t2为： 其中r2＝5 MB/s t2＝1/(r2 / 5000B)＝1000 μs ， 每一个DMA传送期间，CPU所开销的时间为： tdma＝Nc／f＝1 μs， 其中Nc＝500 CPU用于外设的时间占整个CPU时间的百分比P2为： P2＝t'dma／t2＝1／1000=0.1％
例1
一个C语言程序在一台32位机器上运行。程序中定义了 三个变量x、y、z，其中x和z是int型，y为short型。当 x=127，y=-9时，执行赋值语句z=x+y后，xyz的值分别 是 A．X=0000007FH，y=FFF9H，z=00000076H B．X=0000007FH，y=FFF9H，z=FFFF0076H C．X=0000007FH，y=FFF7H，z=FFFF0076H D．X=0000007FH，y=FFF7H，z=00000076H
计算机学院 体系结构中心
16
解答2（1）
(1)CPU中断间隔时间t1为： 其中 r1＝0.5MB/s t1＝1/(r1 / 4B)＝8 μs 已知IN＝(18+2)＝20，CPI＝5，f＝500MHz，则在该 中断间隔时间t1内，CPU用于外设I/O的时间tser为： tser＝INCPI／f＝20 5／(500 106 )＝0.2μs CPU用于外设的时间占整个CPU时间的百分比P1为： P1＝tser／t1＝0.2 ／ 8＝ 1／40＝2.5％
计算机学院 体系结构中心
13
例题
某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均 需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中 断方式与主机进行数据传送，以32位为传输单位，对应的中断服 务程序包含18条指令，中断服务的其他开销相当于2条指令的执 行时间。请回答下列问题，要求给出计算过程。 (1)在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的 百分比是多少? (2)当该外设的数据传输率达到5MB/s时，改用DMA方式传送数 据。假定每次DMA传送块大小为5000B，且DMA预处理和后处 理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整 个CPU时间的百分比是多少?（假设DMA与CPU之间没有访存冲 突）
计算机学院 体系结构中心
4
例4（1）
计算机学院 体系结构中心
5
例4（2）
计算机学院 体系结构中心
6
例4（3）
（1）虚地址 24位 页大小4KB，故虚页号占24-12=12位 物理地址 20位，页框号（物理页号）占20-12=8位 （2）直接映射方式，物理地址访问cache时分为3部分： 标签 12位 + 行号3位 + 块内地址5位 （3）虚地址001C60H，虚页号001，查页表命中， 对应的物理地址为04C60H->000001001100 011 00000 011查cache目录得105H ≠ 04CH cache末命中 （4）虚地址024BACH，024H->00000010010 0，查TLB的0组 命中，页面在主存
计算机学院 体系结构中心
10
例题（2）
计算机学院 体系结构中心
11
例题（3）
下表给出了上述指令取指和译码阶段每个节拍 （时钟周期）的功能和有效控制信号，请按表 中描述方式用表格列出指令执行阶段每个节拍 的功能和有效控制信号。
时钟 C1 C2 C3 C4 功能 MAR （PC） MDR M（MAR） PC PC+1 IR （MDR） 指令译码 有效控制信号 PCout, MARin MemR, MDRinE PC+1 MDRout, IRin 无
计算机学院 体系结构中心
15
解答1（2）
(2)已知DMA每次传送数据块为5000字节、外设的数据 传输率r为5MB/s ，则每秒钟进行的DMA次数为： nDMA＝r／5000B＝5/5000 106 次 已知DMA预处理和后处理的总开销fovd为500个时钟 周期、f＝500MHz，则每秒钟里为外设处理的时间 t'ser为： t'ser＝ nDMA fovd ／f＝1/1000 106 500/(500 106) 秒 CPU用于外设的时间占整个CPU时间的百分比P2为： P2＝t'ser／1＝1／1000 = 0.1％
计算机学院 体系结构中心
18
计算机学院 体系结构中心
8
指令系统 例题
某计算机处理器字长16位，寻址空间为64KB，共有8个16位通 用寄存器R0~R7（任一寄存器均可作为基址寄存器或变址寄存 器），如果指令系统共有128条双操作数指令，且其中的1个操 作数采用寄存器寻址，而另一个操作数的寻址方式有4种：立 即寻址、寄存器寻址、基址寻址、变址寻址，并且立即数和位 移量均为16位，请设计出该处理器的指令系统格式并说明各字 段的含义。
7位
OP
1位
S/D
3位
Reg1
2位
Mod
3位
Reg2
立即数/位移量（16位）
计算机学院 体系结构中心
9
例题（1）
某计算机字长16位，采用16位定长指令字结构， 部分数据通路结构如下图所示，图中所有控制 信号为l时表示有效、为0时表示无效，例如控 制信号MDRinE为l表示允许数据从DB打入 MDR，MDRin为1表示允许数据从内总线打入 MDR。假设MAR的输出一直处于使能状态。 加法指令“ADD (R1)，R0”的功能为 (R0)+((R1))(R1)，即将R0中的数据与R1的内 容所指主存单元的数据相加，并将结果送入R1 的内容所指主存单元中保存。
计算机学院 体系结构中心
1
例2
计算机学院 体系结构中心
2
例3（1）
解：（1） CPU时钟周期 1 800Mhz =1.25 ns 总线时钟周期 1 200Mhz =5 ns 总线带宽 32ⅹ200Mhz=6400Mb/s （2）因为每个读突发传送总线事务传送32字节，而块大小为32字节，所以只 需1个读突发传送总线事务就可完成主存块的读取。
计算机学院 体系结构中心
14
解答1（1）
(1) 已知CPU中断1次传输32位、外设的数据传输 率r为0.5MB/s ，则每秒钟中断的次数为： nint＝r／4B＝0.5/4 106 次 已知IN＝(18+2)＝20、CPI＝5、f＝500MHz， 则每秒钟里为外设中断服务的时间tser为： tser＝IN nint CPI／f ＝(20 0.5/4 106) 5／(500 106)秒 CPU用于外设的时间占整个CPU时间的百分比 P1为： P1＝tser／1＝ 20 0.5／400＝ 1／40＝2.5％
计算机学院 体系结构中心
12
解答
时钟 C1 C2 C3 C4 C1 C2 C3 C4 功能 MAR （R1），M（Addr） (MAR) M(Data) M, MDR M（Datdr) (MAR) MDR(AC) M(Data) MDR, MM(Data) 未用 有效控制信号 R1out, MARin,地址线直通 MemR, MDRin MDRout, Ain R0out, Add, ACin 地址线直通 ACout, MDRin MDRoutE, MemW
计算机学院 体系结构中心
3
例3（2）
（3）8体交叉存储器系统的每个存储体的存储周期T为40ns，总线传送周期τ 为5ns，完成一次读突发传送总线事务共32个字节包括：1次送地址、依次读8 个存储体、依次送8个32位数据 t = τ + T + 8 ⅹ τ = 5+40 + 8 ⅹ 5 =85ns （4）cache命中 100 ⅹ 4 ⅹ 1.25 = 500ns cache缺失 100 ⅹ 1.2 ⅹ 5% ⅹ85ns = 510ns BP的CPU执行时间 500 + 510 = 1010ns