实验四:移位寄存器和计数器的设计)
- 格式:doc
- 大小:341.50 KB
- 文档页数:3
实验四:移位寄存器和计数器的设计
实 验 室: 信息学馆347 实验台号: 25 日 期:2015.11.19
专业班级: 机械130班 姓 名: 学 号:2013
一、 实验目的
1. 了解二进制加法计数器的工作过程。
2. 掌握任意进制计数器的设计方法。
二、 实验内容
(一)用D触发器设计左移移位寄存器
(二)利用74LS161和74LS00设计实现任意进制的计数器
设计要求:
以实验台号的个位数作为所设计的任意进制计数器(0、1、2任选)。
三、 实验原理图
1.由4个D触发器改成的4位异步二进制加法计数器
(输入二进制:11110000)
2.测试74LS161的功能
3.熟悉用74LS161设计十进制计数器的方法。 输入端 输出
Qn 时钟 清零 置数 P T
X 0 X X X 清零
1 0 X X 置数
1 1 1 1 计数
X 1 1 0 X 不计数
X 1 1 X 0 不计数 清零移位脉冲DR1Q2Q3Q1D2D3D4D串行输出4QCP4TCP3TCP2TCP1TDRDRDR串行输入
① 利用置位端实现十进制计数器。
② 利用复位端实现十进制计数器。
四、 实验结果及数据处理
1. 左移寄存器实验数据记录表
要求:输入二进制:11110000
移位脉冲的次数 移位寄存器状态
Q4 Q3 Q2 Q1
0 0 0 0 0
1 0 0 0 1
2 0 0 1 1
3 0 1 1 1
4 1 1 1 1
5 1 1 1 0
6 1 1 0 0
7 1 0 0 0
8 0 0 0 0
2. 画出你所设计的任意进制计数器的线路图(计数器从零开始计数),并简述设计思路。
这是一个用置位法实现的五进制加法计数器。只需要当输出端输出001(即十进制数4)时LD端信号为零,下一次脉冲到来时芯片受LD端信号“0”作用置位即可。故将Q2端接到与非门输入端,将输出端接在芯片LD端即可实现七进制加法计数功能。
五、思考题
1. 74LS161是同步还是异步,加法还是减法计数器?
答:74LS161是同步加法计数器。
2. 设计十进制计数器时将如何去掉后6个计数状态的?
答:用置位法实现十进制加法计数器时,将Q3、Q0端接到与非门输入端,当输出端输出1001(即十进制数9)时LD端信号为零,下一次脉冲到来时芯片受LD端信号“0”作用置位0,实现十进制加法计数。
用复位法实现十进制加法计数器时,将Q3、Q1端接到与非门输入端,当输出端输出1010(即十进制数10)时CR端信号为零,芯片受CR端信号“0”作用立即复位,实现十进制加法计数。
3. 谈谈电子实验的心得体会,希望同学们提出宝贵意见。
电子实验对于我们是很有帮助的,它让我们对课本知识有进一步了解的同时也增强动手能力,让学到的东西有实际的运用,丰富了我们的知识面。比如在PLC实验中了解了基本数字电路在实际生活中的存在,限位开关和交通灯的实验真切的感受到知识在生活中创造的价值。然而我们的动手机会少,动手能力不强,希望能增加让我们动手的机会。同时有些实验设备老化给我们实验带来很多麻烦,希望学校及时更新实验设备。最后谢谢给我们指导的老师们,老师辛苦啦!