6折叠式共源共栅运算放大器设计实验汇总

折叠式共源共栅放大器等效输入噪声计算

折叠式共源共栅放大器是一种常见的放大器电路，用于放大信号并降低噪声。要计算折叠式共源共栅放大器的等效输入噪声，可以按照以下步骤进行：

1. 计算等效输入噪声电阻（re）

折叠式共源共栅放大器的等效输入噪声电阻可以通过下式计算：

re = (Rg1 || Rg2 || (rg1 + R1)) / gm1

其中，Rg1和Rg2分别表示输入电阻，rg1表示输入基极电阻，R1表示源极负载电阻，gm1表示MOS管的跨导。

2. 计算等效输入噪声电流（ie）

折叠式共源共栅放大器的等效输入噪声电流可以通过下式计算：

ie = sqrt(4 * kb * T * gm1 * Id)

其中，kb为玻尔兹曼常数（1.38 × 10^(-23) J/K），T为绝对温度（单位为Kelvin），Id为MOS管的漏极电流。

3. 计算输入噪声电压（Vin）

折叠式共源共栅放大器的输入噪声电压可以通过下式计算：

Vin = sqrt(4 * kb * T * re * Ims)

其中，Ims为输入噪声电流。

综上所述，折叠式共源共栅放大器的等效输入噪声可以通过上述公式计算得出。

增益增强共源共栅放大器的设

本文设计了一种采用增益增强结构的带开关电容共模反馈的折叠式共

源共栅跨导运算放大器，可用于流水线结构的A/D中。出于对性能及版图因

素的考虑，采用了单端放大器作为增益提高辅助放大器。并通过改进共模负

反馈电路，使得放大器输出共模反馈电压稳定更快，抖动更小。本设计在Cadence环境下对运放的电路和版图进行了仿真。结果表明，放大器的各项

性能参数达到了理想的效果。

1 电路结构的分析与设计

CMOS跨导运算放大器常用结构有两级放大结构、套筒结构和折叠

共源共栅结构等形式。两级放大结构的运放电路结构虽然具有高增益、高摆

幅等优点，但由于每一级至少引入一个极点，为了保障整个放大器的相频特

性满足要求，需要额外的频率补偿电路，从而提升了放大器的电流和功耗，

限制了放大器带宽，同时降低了放大器速度，因此不能满足本设计中对于运

放带宽和速度的要求。套筒式结构虽然具有较高的增益、较好频率特性及较

低功耗，但是受到结构限制，其输出摆幅和共模输入范围小，不满足设计要

1 实践教学要求与任务:

设计一个共源共栅放大器，满足如下要求：

（1）电路面积最优；

（2）负载10PF电容；

（3）增益A=60；

（4）不限其余参数；

（5）采用gpdk0.18通用工艺库；

（6）完成全部流程：设计规范文档、原理图输入、功能仿真、基本单元版图、整体版图、物理验证等。

工作计划与进度安排:

第1-2天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；

第3-5天：完成设计，经指导老师验收后进入模块电路设计（验收设计文档）；

第6-9天：完成模块电路代码输入，并完成代码的仿真（验收代码与仿真结果）；

第 9-10天：约束设计，综合（验收约束与综合结果）；

第11-12天：布局布线，完成版图（验收版图结果）；

第13-14天：物理验证、后仿真，修改设计（验收物理验证结果和时序仿真结果）；

第15天：整理设计资料，验收合格后进行答辩。

2 摘 要

由于共源共栅放大器把电压信号转换为电流信号，而共栅放大器的输入信号可以为电压信号也可以为电流信号，如果将共源放大器输出的电流信号作为共栅放大器的输入，则构成了共源放大电路与共栅放大器的级联，即成级联放大器或共源共栅放大器，此结构放大器件与级联器件属于同一性质，可称为伸缩式级联。

本次课程设计利用全定制设计流程完成了一个共源共栅放大器，所有设计是在cadence公司全定制平台IC5141工具下完的，IC5141工具主要包括集成平台design frame work II、原理图编辑工具virtuoso schematic editor、仿真工具spectre、版图编辑工具virtuoso layout editor、以及物理验证工具diva。

设计流程（全定制）步骤包括以下内容，设计输入（Composer、ICStudio/DesignArchitecture、Sedit、ViewDraw）等，产生SPICE网表，模拟设计环境；设计验证（Hspice、Spectre、Eido、SmartSpice）等；版图编辑（Virtuso、ICStation、Ledit、Laker、CosmosLE）等包括各个Foundry的PDK；关于版图验证则需要的是DRC/ERC/LVS/LPE(Dracula/Diva/Asura、Calibre、Herculus、Tanner、Laker等；后仿真Tapeout。

全差分折叠共源共栅

全差分折叠共源共栅（Fully Differential Folded Cascode）是一种常用的电路结构，在集成电路设计中被广泛应用。它是一种运算放大器的结构，能够实现高增益、高带宽和高共模抑制比等优势。

全差分折叠共源共栅电路的基本结构由差分对、折叠电流镜、共源共栅级和输出级组成。差分对由两个共源放大器组成，输入信号被分别接到两个共源放大器的栅极上。折叠电流镜用来提供稳定的偏置电流，使得整个电路工作在恒流模式下。共源共栅级由两个共源共栅放大器组成，其中一个作为主放大器，另一个作为负反馈放大器。输出级由两个共栅放大器组成，输出信号由主放大器的漏极输出。

全差分折叠共源共栅电路具有以下优点。首先，由于采用了全差分结构，能够有效抵消共模干扰，提高共模抑制比。其次，折叠电流镜使得电路的输出电流与输入电流保持一致，增强了电路的线性度。此外，共源共栅级和输出级的级联结构，使得电路具有较高的增益和带宽。

在实际应用中，全差分折叠共源共栅电路常用于模拟电路的设计，如运算放大器、滤波器等。在运算放大器中，全差分折叠共源共栅电路能够实现高增益和高带宽，满足了信号放大和信号处理的需求。在滤波器中，电路的高增益和高带宽能够提高滤波器的性能，使其具有更好的滤波效果。

然而，全差分折叠共源共栅电路也存在一些问题。首先，由于电路结构复杂，布局和布线困难，对工艺要求较高。其次，由于电路中存在多个级联放大器，噪声会被级联放大，影响电路的信噪比。此外，电路的共模抑制比和增益对温度和工作电压的变化敏感，需要进行相应的补偿和校准。

全差分折叠共源共栅是一种常用的电路结构，在集成电路设计中具有重要的应用价值。它通过差分结构、折叠电流镜、共源共栅级和输出级等组成，能够实现高增益、高带宽和高共模抑制比。然而，电路的复杂结构和对工艺要求较高是需要注意的问题。在实际应用中，需要根据具体的需求和设计要求，合理选择电路结构和参数，以获得最佳性能和可靠性。