当前位置：文档之家 › 折叠式共源共栅运算放大器设计

折叠式共源共栅运算放大器设计

  • 格式：doc
  • 大小：622.00 KB
  • 文档页数：14

下载文档原格式

  / 14

合集下载

折叠共源共栅放大器的偏置电路

折叠共源共栅放大器的偏置电路

折叠共源共栅放大器的偏置电路折叠共源共栅放大器是一种在射频放大器中常用的电路配置。

它的优点在于高增益、低功耗以及良好的频率响应特性。

本文将对折叠共源共栅放大器的偏置电路进行详细介绍，以期帮助读者更好地理解和应用这一电路配置。

首先，让我们了解一下什么是折叠共源共栅放大器。

折叠共源共栅放大器是一种双管式场效应管放大电路，由一个共源级和一个共栅级组成。

其中，N沟道MOSFET管作为共源级，P沟道MOSFET管作为共栅级。

这种配置的结构有助于提高电路的增益和带宽，并减少功耗。

接下来，我们来讲解一下折叠共源共栅放大器的偏置电路。

偏置电路是为了确保放大器工作在合适的工作点，提供适当的电压和电流，以保证其输入和输出信号的线性放大。

在折叠共源共栅放大器中，偏置电路的主要作用是为共源级和共栅级提供合适的静态工作点。

通常，折叠共源共栅放大器的偏置电路由电阻、电流源和电压源组成。

偏置电路的设计需要考虑到静态工作点的稳定性、功耗以及适应频率响应的要求。

在具体的偏置电路设计中，首先确定共源级和共栅级的工作电流，然后根据电路的需要，选择恰当的电流源和电阻来提供所需的电流和电压。

在选择电源时，需要考虑到电源电压的稳定性和噪声特性。

根据需求，可以选择直流耦合和交流耦合的方式来连接共源级和共栅级。

在折叠共源共栅放大器的偏置电路中，还需要注意的是温度的影响。

由于温度会对电子元件的特性产生影响，因此需要考虑到温度变化对偏置电路的稳定性和性能的影响。

可以采取一些温度补偿的措施，如使用温度补偿电阻、温度补偿电压源等，以保持电路的稳定性。

总结起来，折叠共源共栅放大器的偏置电路在射频放大器中起着至关重要的作用。

通过合理设计偏置电路，可以保证放大器的性能和稳定性。

因此，了解和掌握折叠共源共栅放大器的偏置电路对于从事射频电路设计和应用的工程师来说是非常重要的。

希望本文所介绍的内容能够对读者有所启发和指导，让大家能够更好地理解和应用折叠共源共栅放大器的偏置电路。

一种折叠共源共栅运算放大器的设计

一种折叠共源共栅运算放大器的设计

一种折叠共源共栅运算放大器的设计关键词：运算放大器，ADC, DAC,模拟集成电路，混合信号集成电路，跨导运算放大器，共源共栅1 引言随着集成电路技术的不断发展，高性能运算放大器广泛应用于高速模/数转换器（ADC）、数/模转换器（DAC）、开关电容滤波器、带隙电压基准源和精密比较器等各种电路系统中，成为模拟集成电路和混合信号集成电路设计的核心单元电路，其性能直接影响电路及系统的整体性能，高性能运算放大器的设计一直是模拟集成电路设计研究的热点之一，以折衷满足各种应用领域的需要。

许多现代集成CMOS运算放大器被设计成只驱动电容负载。

有了这样只有电容的负载，对于运放放大器，就没有必要使用电压缓存器来获得低输出阻抗，因此，有可能设计出比那些需要驱动电阻负载的运算放大器具有更高速度和更大的信号幅度的运算放大器。

通过在一个只驱动电容负载的运算放大器输出端只有一个高阻抗节点，可以获得这些提高，这些运算放大器在其他节点看到的导纳与MOS管的跨导在一个量级上，因此他们具有低阻抗。

有了所有相对低阻抗的内部节点，运算放大器的速度得到最大化，这里还应该提到的是：这些低节点阻抗使得所有节点而不是输出节点的电压信号降低，然而，各种晶体管的电流信号可能非常大，对这些运算放大器，应看到补偿通常是由负载电容达到的，这样，当负载电容变大，运算放大器通常变得更稳定也更慢，这些现代晶体管最重要的参数之一是他们的跨导值（即输出电流和输入电流的比）。

因此，一些设计者称这些现代运算放大器为跨导运算放大器或者运算跨导放大器（OTA）。

在各种OTA结构中，折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标，这一点在传统的两极运算放大器中是不可能的，特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有用的。

这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器，目前，这样的放大器已被广泛应用无线电通信的集成电路中。

本文介绍的运放是一种采用TSMC 0.18 μm Mixed Signal SALICIDE（1P6M，1.8V/3.3V）CMOS工艺的折叠共源共栅运放，并对其进行了DC，AC及瞬态分析，最后与设计指标进行比较。

6 折叠式共源共栅运算放大器设计实验汇总

6 折叠式共源共栅运算放大器设计实验汇总
注意：a)在调节mos管的宽长比时，只能在原来的宽长比的基础上对宽度作适当调整，不能不考虑原来的值，大幅度调整，这样将会和你的设计完全不符的情况。
b)如果当所有的mos管都已达到饱和，但是对于放大器的增益还是不满足时可以将输出端两端的mos管的宽长同时加大，这样可以使增益大幅度增加。这是由于当宽长同时加大时，电流、跨导等量由于宽长比的值没有变化，所以它们的值也不改变。但是由于长度L增大一倍，使λ值减小，从而使这个mos管的输出电阻增大，输出两端的mos管的宽长同时加大，即M2，M3，M4，M5的宽长同时加大，使输出电阻ro2，ro3，ro4，ro5增大，从而使增益加大。
Analyses－>Choose，选择dc分析，如图所示：
设置DC参量时，首先，要选择Save DC Operating Point项，此项是为了保存静态工作点的；然后在Sweep Variable区域选择Design Variable项，选取变量名称，可以直接输入你所定义的变量名，也可以从下面的Select Design Variable中选择需要扫描的变量，我们这里扫描差动信号的直流分量vdm1。在Sweep Range中选择扫描变量的范围，定义起始点为0V，终止点为3.3V，而且采取线性扫描方式，扫描的步长设为0.01V。
ii). pmos管M2，M3的过驱动电压为VOD2＝VOD3＝0.35V，而|Vth|＝0.663V，则偏置电压源电压为V0＝3.3V－（0.663V＋0.4 V＋0.35V）＝1.887V。
iii).nmos管M4，M5的过驱动电压为VOD4＝VOD5＝0.3V，而Vth＝0.713V，则偏置电压源电压为V0＝0.713V＋0.3V＋0.3V＝1.313V。
iv).nmos管M6，M7的过驱动电压为VOD6＝VOD7＝0.3V，而Vth＝0.713V，则偏置电压源电压为V0＝0.713V＋0.3V＝1.013V。

折叠式共源共栅放大器等效输入噪声计算

折叠式共源共栅放大器等效输入噪声计算

折叠式共源共栅放大器等效输入噪声计算折叠式共源共栅放大器是一种常见的放大器电路，广泛应用于各种电子设备中。

在设计和优化放大器电路时，了解其等效输入噪声是非常重要的。

本文将介绍折叠式共源共栅放大器的等效输入噪声计算方法。

首先，我们需要了解折叠式共源共栅放大器的基本结构。

该电路由一个共源放大器和一个共栅放大器组成，两者通过一个电阻连接。

共源放大器的输入端与信号源相连，输出端与共栅放大器的输入端相连，共栅放大器的输出端则是整个电路的输出端。

在计算等效输入噪声之前，我们需要先了解一些基本概念。

首先是噪声功率谱密度，通常用符号N表示，单位是瓦特/赫兹。

其次是等效噪声电阻，通常用符号Rn表示，单位是欧姆。

等效噪声电阻是指将噪声功率谱密度转化为等效电阻所需要的电阻值。

对于折叠式共源共栅放大器，其等效输入噪声可以通过以下步骤计算：1. 计算共源放大器的等效输入噪声。

共源放大器的等效输入噪声可以通过以下公式计算：Ngs = 4kTRsΔf其中，k是玻尔兹曼常数，T是温度，Rs是信号源的输出电阻，Δf是测量带宽。

2. 计算共栅放大器的等效输入噪声。

共栅放大器的等效输入噪声可以通过以下公式计算：Ngd = 4kTRdΔf其中，Rd是共栅放大器的输入电阻。

3. 计算整个电路的等效输入噪声。

整个电路的等效输入噪声可以通过以下公式计算：Ntot = Ngs + (1 + Av)Ngd其中，Av是整个电路的电压增益。

通过以上步骤，我们可以得到折叠式共源共栅放大器的等效输入噪声。

需要注意的是，这里的计算结果是理论值，实际应用中可能会受到一些因素的影响，如器件的非理想性、布线的电阻和电容等。

在实际应用中，我们可以通过优化电路的参数来降低等效输入噪声。

例如，可以选择合适的电阻值和电容值，以减小电路的噪声功率谱密度。

此外，还可以选择低噪声的器件来替代原有的器件，以提高整个电路的性能。

总之，折叠式共源共栅放大器是一种常见的放大器电路，了解其等效输入噪声对于电路设计和优化非常重要。

折叠共源共栅放大器的偏置电路

折叠共源共栅放大器的偏置电路

折叠共源共栅放大器的偏置电路
折叠共源共栅放大器是一种常用的放大电路，用于放大低频信号。

其偏置电路的设计目标是保证输出信号的线性放大特性，同时使器件工作在合适的工作点。

偏置电路一般由电源，电阻和电容构成。

以下是折叠共源共栅放大器的一种常见的偏置电路设计示意图：
```
VDD
│
├─ R1 ─ Vbias
│
├─ M1 ──── M2 ─────
│ │ │
├─ R2 ─ R3 ─ RL
│ │
GND
```
其中，VDD是电源电压，Vbias是偏置电压。

具体偏置电路的设计步骤如下：
1. 选择偏置电压（Vbias）：根据放大器工作要求确定合适的偏置电压。

2. 选择电流源电阻（R1）：根据放大器的放大倍数要求，选
择合适的电流源电阻。

电流源电阻决定了静态工作电流（ID）的大小。

3. 确定静态工作电流（ID）：根据放大器的工作点要求和
MOS管的参数，计算静态工作电流。

可以利用下面的公式计
算静态工作电流：
ID = (VDD - Vbias) / R1
4. 选择偏置电流（IB）：确定M1和M2两个MOS管的偏置
电流。

一般可以选择IB = ID / 10。

5. 选择M1和M2的栅极电阻（R2和R3）：根据MOS管的
参数和偏置电流确定合适的栅极电阻。

6. 确定负载电阻（RL）：根据放大器的负载要求，选择合适
的负载电阻。

以上是一种常见的折叠共源共栅放大器的偏置电路设计步骤。

具体参数选择和设计过程需要根据实际应用场景和要求进行调整和优化。

折叠式共源-共栅运算跨导放大器的设计

折叠式共源-共栅运算跨导放大器的设计

《IC课程设计》报告折叠式共源-共栅运算跨导放大器的设计姓名：王志伟学号：U200713959班级：0707院系：控制系专业：自动化同组人姓名：田绍宇胡月目录1设计目标 (1)2相关背景知识 (2)3设计过程 (2)3.1 电路结构设计 (2)3.2 主要电路参数的手工推导 (2)3.2.1直流工作点分析 (2)3.2.2带宽分析及原件参数计算 (3)3.2.3直流增益的小信号模型分析 (4)3.3 计算参数验证 (5)4电路仿真 (5)4.1交流特性仿真 (7)4.2最大输出摆幅仿真 (9)4.3共模输出的仿真验证 (11)5讨论 (12)6收获和建议 (13)7参考文献 (14)摘要：折叠式共源共栅结构的运算放大器不仅能提高增益、增加电源电压噪声抑制比、而且在输出端允许自补偿。

1设计目标设计一款折叠式共源-共栅跨导运算放大器（Design a Folded Cascode OTA），其设计指标见表1，参考电路原理图如下图所示，用0.35um coms工艺。

图：折叠式共源-共栅跨导运算放大器设计步骤与要点：1.直流工作点的分析与设计（DC operation point design and analysis）1) 假设所有的MOS管均工作在饱和区，VGS-VT=200mV，VDD=3V，VSS= 0V，计算OTA的最大输出摆幅。

2) 基于0.35 um CMOS工艺，计算和设计MOS管的尺寸，使OTA电路满足最大输出摆幅的要求。

3) 以下数据可供设计参考L1,2,3,4 = Lmin; Lmin= 1μm。

2.在HSpice电路仿真软件，对所设计的电路进行模拟仿真与设计2相关背景知识随着集成电路技术的不断发展，高性能运算放大器得到广泛应用，其性能直接影响电路及系统的整体性能。

折叠式共源共栅运算放大器具有二阶优化性能，因此设计一个实用价值的折叠式共源共栅运算放大器是非常有现实意义的。

CMOS管的参数并不能通过简单的理论计算进行准确的预测，在给定的工艺条件下，理论计算出的管子宽长不考虑实际情况下工艺条件等诸多外界因素，仿真的结果会和设计指标有很大的差距。

折叠式共源共栅CMOS运算放大器的设计

折叠式共源共栅CMOS运算放大器的设计

密级：学校代码：10075分类号：学号：20101389工程硕士学位论文折叠式共源共栅CMOS运算放大器的设计与优化学位申请人：胡 洋指 导 教 师：郭宝增 教授学 位 类 别：工程硕士学 科 专 业：集成电路工程授 予 单 位：河北大学答 辩 日 期：二○一二年六月Classified Index： CODE：10075U.D.C：NO：20101389A Dissertation for the Degree of EngineeringDesign and Optimization of Folded Cascode CMOS Operational AmplifierCandidate:Hu YangSupervisor:Prof. Guo BaozengAcademic Degree Applied for:Master of EngineeringSpecialty :Integrated Circuit EngineeringUniversity:Hebei UniversityDate of Accomplishment:June，2012摘 要随着集成电路技术的不断发展，高性能运算放大器得到广泛应用，成为模拟集成电路和混合信号集成电路设计的核心单元电路。

集成运算放大器，简称运放，它在模拟运算、信号处理、D/A和A/D转换器以及有源滤波等很多方面得到广泛应用，被人们称为“万能的集成电路”。

本文将设计一种折叠式共源—共栅结构的CMOS运算放大器。

折叠式共源共栅电路不仅能提高增益，增加电源电压噪声抑制能力，而且在输出端允许自补偿。

相比套筒式结构，折叠式共源—共栅电路可以增大电路的输出摆幅，并且使得电路更适合做单位增益缓冲器。

本次设计中，我们通过对比套筒式、折叠式等几种运放结构与性质，首先确立了电路的基本结构，即折叠式共源共栅的放大器结构，通过两级运算放大器的级联实现了运算放大器的基本功能以及参数目标。

折叠共源共栅放大器的偏置电路

折叠共源共栅放大器的偏置电路

折叠共源共栅放大器的偏置电路1. 引言折叠共源共栅放大器是一种常用的电路结构，用于放大电压信号。

偏置电路是该放大器的重要组成部分，其作用是确保放大器工作在合适的工作点，以提供稳定的放大功能。

本文将介绍折叠共源共栅放大器的偏置电路的原理、设计和优化方法。

2. 折叠共源共栅放大器的基本原理折叠共源共栅放大器是一种双管结构，由共源级和共栅级组成。

共源级负责放大信号，而共栅级则提供了对输入信号的反馈，以增加放大器的增益和稳定性。

该放大器的基本原理如下：•输入信号经过共源级放大，得到放大后的信号；•放大后的信号经过共栅级，进行反馈；•反馈信号与输入信号进行叠加，得到最终输出信号。

3. 折叠共源共栅放大器的偏置电路设计偏置电路的设计目的是为了确保放大器在工作时能够保持合适的工作点，以提供稳定的放大功能。

以下是折叠共源共栅放大器的偏置电路设计的基本步骤：3.1 确定工作点首先，需要确定放大器的工作点。

工作点的选择取决于应用需求和器件参数。

一般情况下，工作点应选择在晶体管的饱和区或放大区的中间位置，以保证放大器具有较大的增益和线性度。

3.2 选择偏置电流偏置电流决定了放大器的直流工作点，对放大器的增益和功率消耗有重要影响。

一般情况下，偏置电流应选取在晶体管的饱和区或放大区的较低位置，以保证放大器具有较低的功耗和较高的线性度。

3.3 设计偏置电路根据选择的工作点和偏置电流，设计偏置电路以提供所需的直流偏置电压和电流。

常用的偏置电路包括电流镜电路和电阻分压电路。

以下是一个简单的偏置电路示例：该偏置电路由一个电流镜电路和一个电阻分压电路组成。

电流镜电路通过将电流分流到两个晶体管上，提供了所需的偏置电流。

电阻分压电路通过将电流分压到合适的电压，提供了所需的偏置电压。

4. 偏置电路的优化方法为了提高折叠共源共栅放大器的性能，可以采用以下优化方法：4.1 温度补偿晶体管的参数受温度影响较大，因此在偏置电路中引入温度补偿电路，以保持放大器的工作点稳定。

一种两级全差分折叠共源共栅运算放大器的设计

一种两级全差分折叠共源共栅运算放大器的设计

Rcc
=
Cc + CL gm12Cc
=
4.75 gm12
（2.10）
2．确定尾电流大小 由图 2.1 可知当输入差分信号很大时，不妨设 M2 管截止，此时通过 Cc2 的充电电流大
小为 ID6－ID10，由此可计算出压摆率为
SR = ID6 − ID10 > 2V / μs Cc
（2.11）
其中 Cc＝8pF，故 ID6－ID10＝16μA。在设计中为了留有裕量，取 ID6－ID10＝25μA。又
载电容较大，为 30pF。可以预计电路的主极点位于第一级放大器的输出端，而非主极点位 于第二级放大器的输出端，且与主极点的值相差不远。频率补偿的目的就是尽可能使这两个 极点分离开，可以采取的方案有密勒补偿。同时，还可以引入左半平面的零点，以补偿非主
2
极点造成的相频恶化，例如给 CMFB 的共模取样电阻并上电容等。 除了考虑电路差模环的频率稳定性外，还应该考虑共模环的稳定性。因为 CMFB 电路
为了达到 60º相位裕度，应满足
（2.6）
PM = 180 + Ph[T ( jGB)] = 60
（2.7）
由
Ph[T ( jω)] = − tan−1( ω ) − tan−1( ω ) + tan−1( ω )
− p1
− p2
−z
（2.8）
代入（2.7）式，并设 z > 10GB，可以求得|p2|＝2.2GB，Cc > 0.22CL＝6.6pF。在设计中为
（2.13）
式中 VDS6 < VTP 总能成立，所以输入管 M1、M2 工作于饱和区。实际上，输入共模电压最 小可以低于 0V。输入共模电压最大值至少应为 1.2V，有

gmid折叠共源共栅运放

gmid折叠共源共栅运放

GMID折叠共源共栅运放1. 什么是GMID折叠共源共栅运放？GMID折叠共源共栅运放（Folded Cascode Operational Amplifier with Gain Boosting）是一种常用的运算放大器电路，主要用于信号放大和处理。

它采用了折叠式的电路结构，通过共源共栅（Cascode）连接以增加增益和带宽。

2. GMID折叠共源共栅运放的特点GMID折叠共源共栅运放具有以下几个特点：2.1 高增益GMID折叠共源共栅运放通过使用多级级联的结构，可以实现较高的增益。

其中，折叠式结构可以提供更高的输出阻抗，从而减小负载影响；而利用多级级联可以进一步提高整体增益。

2.2 宽带宽GMID折叠共源共栅运放通过采用Cascode连接方式，可以有效地减小输入和输出电容之间的Miller效应，并提高带宽。

此外，通过合理设计电路参数和引入补偿电容等手段，还可以进一步扩展带宽。

2.3 低功耗GMID折叠共源共栅运放可以通过调整电流源和电阻等参数来实现低功耗设计。

合理选择电流源的大小和类型，可以在满足性能要求的前提下降低功耗。

2.4 适用于集成电路GMID折叠共源共栅运放的结构简单紧凑，适合在集成电路中实现。

它可以利用CMOS工艺来制造，并且可以通过调整晶体管尺寸和工作点等参数来满足具体应用需求。

3. GMID折叠共源共栅运放的基本原理GMID折叠共源共栅运放的基本原理是利用多级级联的结构和Cascode连接方式来增加增益和带宽。

下面将详细介绍其基本原理。

3.1 基本结构GMID折叠共源共栅运放由输入级、中间级和输出级组成。

其中，输入级负责将输入信号转换为差分信号，中间级负责增益放大，输出级负责驱动负载。

3.2 输入级输入级由两个差分对组成，每个差分对包括一个PMOS晶体管和一个NMOS晶体管。

其中，PMOS晶体管的栅极连接到VDD电压，NMOS晶体管的栅极连接到接地。

通过控制差分对的栅极电压，可以实现输入信号的差分放大。

折叠式共源共栅放大器设计

折叠式共源共栅放大器设计
5 Benjamin Lutgen
Motivation (2)
The high voltage CMOS Technology H35 provides a high voltage capability up to 50V. In the project, the symmetrical 20V variant with thick oxide is used („xMOS20HS“) Disadvantage: • Less K’n/K’p as in 3.3V technology
400 NOK max 249 400 NOK max 249 400 NOK max 249 1,00 Ratio I5 to I7 400 NOK max 249 400 NOK max 249 400 NOK max 249
2 µm
Ratio Width
Trans.
M1 M2 M3 M4 M5 M6 M7 M8 M9 M10 M11 M12 M13 M14
= = = =
2,00 mA 1,20 2,40 mA 2,40 mA Ratio I3 to I4,5
Transistor ratios Transistor widths
Transistor widths
@ Length
Step 3
VSD5 VSD7 S4 S5 S14 S6 S7 S13
= = = = = = =
13
Benjamin Lutgen
Design Plan (3)
Design Plan
The calculations of the design plan were realized in an ExcelSheet, providing very fast recalculations.

折叠式共源共栅运算放大器的设计报告

折叠式共源共栅运算放大器的设计报告

1.1折叠式共源共栅运算放大器的设计电容改至1.8cp静态工作点3.2.5 运算放大器的仿真1. 小信号低频电压增益分析运放的小信号相频和幅频特性是仿真运放的开环小信号放大倍数，运放的放大倍数随频率的变化趋势；运放的相位随频率的变化趋势；运放的相位裕度；运放的单位增益带宽。

通过仿真这些特性来鉴别运放的放大能力，稳定性和工作带宽。

运放的输出端接2pF的负载电容，在电源电压为5V ，共模输入电压为2.5V ，在运放输入端接差分交流信号1V ，两输入端的输入交流信号相位相反的条件下做交流小信号分析，可以得到运放的小信号相频和幅频特性如图(3.4)所示。

电路图连接如图3.3，仿真程序见附录1.12.5VAC.1图3.3 低频小信号特性仿真电路连接图图3.4 低频小信号电压增益分析图该运算放大器的小信号低频电压增益可以看出是112.793dB 。

满足设计指标。

2. 单位增益带宽程序跟测量小信号低频电压增益时相同，仿真波形如图3.5所示。

该运算放大器的单位增益带宽可以看出100.927MHz.满足设计指标。

图3.5 低频小信号单位带宽分析图3. 相位裕度仿真：从图上看出相位裕度为180°-127°=53°，满足设计指标。

程序和测量小信号低频电压增益时相同。

仿真波形如图3.6。

图3.6 相位裕度分析图4. 转换速率(slew rate)运放的转换速率是分析运放在大信号作用下的反映速度。

仿真运放的转换速率可将运放的输出端和反相输入端相连构成单位增益结构。

运放的同相输入端输入2V到3V的阶跃信号，利用仿真软件对该电路做瞬态分析得到的输出波形见图3.8，从仿真波形得到：在输出上升曲线的10%和90%处，其电压分别为2.9V和2.1V；时间分别为10.7ns和3.32ns。

运放的转换速率SR=(2.9V-2.1V)/( 10.7nS—3.32nS)=108.4 V/μs，满足运放的转换速率的指标要求。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。

本文完成了一个由pmos作输入的放大器。

vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。

输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。

选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。

关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。

All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。

The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。

Choose pmos w/l to make their mg and dsr which can match with nmos。

Kay words：Operation amplifiers、common source common gate、pole二、电路设计指标“理想’’运放具有以下的特性：无限大的输入阻抗和输出电流；无限大的转换速率和开环增益；无噪声、失调、功耗浪费和信号失真；无负载、频率和电源电压的限制川。

事实上，没有运放能达到以上所有的特性。

在实际的设计中，运放参数中的大多数都会互相牵制，这将导致设计变成一个多维优化的问题。

Design an operation amplifier, with PMOS inputPower Supply: VDD = 3.3VLoad Capacitor: COUT = 1pFRequirements:Gain: AV > 10000 (80dB)Gain Bandwidth: GBW > 100MHzPhase Margin: PM 60Slew rate: SR> 10V/usSettling time: <1us三．电路结构原理图绘制如图1，两级运放主体结构可以看成两个单级放大器，折叠共源共栅差分输入级和共源增益输出级, 辅助电路为偏置电路和频率补偿电路. 差分输入级采用折叠共源共栅结构输入对管,PMOS 高摆幅电流镜负载; 共源级采用NMOS 放大管, PMOS 管作有源负载; 输出级驱动电容负载CL;一个电容Cc 构成频率补偿电路.该运放的工作原理: 信号由折叠共源共栅差分对管两端输入, 差模电压被转化为差模电流, 差模电流作用在电流镜负载上又转化成差模电压, 信号电压被第一次放大后由共源共栅结构被转化为单端输出, 随即进入共源级再一次被放大后从漏端输出驱动电容负载.1.电路结构折叠式共源共栅放大器电路图密勒补偿技术在共源共栅运放结构中可以有的两种具体实现形式: 一种形式是将补偿电容Cc 连接在运放输出节点X 与运放第一级输出节点Y 之间,这也是传统的密勒补偿电容的一般的连接方法; 另一种形式是将补偿电容Cc 置于输出节点X 与折叠共源共栅连接形式的第一级中的共源共栅器件的源极节点Z 之间, 前后两种连接方式分别称为直接密勒补偿电路和共源共栅密勒补偿电路.图22.极点分析忽略沟道长度调制效应和体效应以及除密勒电容和负载电容之外的电路寄生电容对电路进行初步分析,可以得到共源共栅密勒补偿的两级运放电路小信号等效电路如图：图3 共源共栅密勒补偿的两级运放电路小信号等效电路可以得到直接密勒补偿电路的传递函数假定其主极点和第一次极点满足这样的关系:, 即主极点远小于第一次极点, 那么主极点为:从而, 第一次极点为; 由上面的传递函数, 还可以得到运放系统的零点为:同理可得, 共源共栅密勒补偿电路( 补偿电容连接在输出节点X 与共源共栅器件MN3 源极节点Y之间) 的传递函熟.第一次极点为，零点为W’z=一般情况下，这是比wz大得多的数值. 主极点不变, 次极点变大的结果是, 系统幅频特性曲线直到次极点处都不变, 相频特性十倍主极点频率之后的部分向高频方向平移. 文中的共源共栅密勒补偿电路将系统RHP 零点相对于直接密勒补偿电路移动到了频率更高的地方, 极大地增加了相位域度, 大大降低了密勒补偿电容形成的前馈通路对系统的不良影响.3.增益分析该运算放大器存在两级：(1)Cascode级增大直流增益(2)共源级放大器增益。

第一级增益: A1=-Gm1Ro1=-gm1（（ro1+ro10）//ro9）第二级增益：A2=-Gm2Ro2=-gm12（ro12//ro13）整个放大器增益A=A1A2=gm1gm12（（ro1+ro10）//ro9）(ro12//ro13)≥80DB4.摆率分析定义转换速率sR：输入级4、相位裕度≥60度，增益带宽积≥100MHZ假设运放只有两个极点。

由于密勒补偿电容Cc的存在，p1和p2将会分开的很远。

假定，这样在单位增益带宽频率处第一极点引入-90度相移，整个相位裕量是60度。

所以第二极点在单位增益带宽频率处的相移是-30度。

PM≥60度，，开环增益A=A1A2=gm1gm12（（ro1+ro10）//ro9）(ro12//ro13)，，为得到高的增益带宽积，应该使非主极点最大化。

(1)补偿电容引入的主极点：(2)输出极点：该极点主要是由输出电容Cl引起的。

5、设计电路的优缺点：1) 优点a. 输入共模范围大。

由于采用了PMOS折叠式差分输入结构，输入共模范围可以做到很大，甚至可以低于地电位VSS。

b. 输出摆幅大。

第一级折叠式差分结构克服了套筒式结构的缺点，输出范围本身就已经可以很大。

同时，有第二级放大结构的存在，输出范围可以进一步增大，以达到全摆幅输出。

c. 开环增益高。

共源共栅结构的输出电阻很高，如果加上自举电路部分则更进一步提高了开环增益。

同时又是两级放大，因此开环增益可以做到很高。

d. 稳定性好。

虽然采用了差转单结构增加了一个镜像极点，但与同时带来的镜像零点共同作用使得其影响可以忽略。

电路中采用了密勒补偿，提高了相位裕度，增加了电路稳定性。

2) 缺点a. 功耗较大。

折叠式差分结构由于增加了一条支路，电源输出电流要更多一些。

同时第二级放大电路为配合频率补偿需要增加其跨导，这也在一定程度上增加了功耗。

b. 结构复杂度较高。

相比于单级放大电路和简单差分结构，这里的电路结构较为复杂，所需的偏置电压也较多，设计起来需要考虑的因素也很多。

四、手工计算1）工艺参数（忽略二级效应）：2) 设定基本参数设计过程中首先设定了密勒电容值Cc≥0.22Cl，为保证全摆幅输出，Cc=10pf。

M13 管的过驱动电压应该很小，因此令偏置电压，而其余偏置电压可粗略设定，通过改变相应管子的尺寸进行细调。

这里设定Vb1=2.2，Vb2=1.4，Vb3=2.0。

3）确定运放偏置电流M10 和M11 两管作为电流源，其流过的电流应足以应付大幅度输入电压的要求，故这里令I10=I11=100uA.4)确定两极跨导值根据设计指标的要求GBW >100MHZ,以及GBW =gm1/(6.28Cc),考虑留有一定裕度，故令gm1=0.283ms.由稳定性要求，，考虑留有一定裕度，故令gm2=5ms.5)确定各管尺寸以下对各管尺寸进行手工推导。

M1、2 管的尺寸：M9 管的尺寸：M10、11 管的尺寸：假定M12 管的过驱动电压为0.3V，得到M12 管的尺寸为：从而确定了于是M13 管的尺寸为：M3、4 管流经的电流,估计其源端电压在0.7V 左右，并考虑衬偏效应，可得到其尺寸为：设定M5、6 管的过驱动电压为0.25V，则其尺寸为：估计M7、8 管的源端电压为2.5V，并考虑衬偏效应，可得到其尺寸为：5) 设计电流镜偏置偏置电路部分的结构是根据具体所需的偏压而设计的。

偏置电路的结构与需要偏置电压的部分应保持结构相同，即采用电流镜结构，这样在温度上升或者阈值电压减小时二者的变化规律一致。

这里需要提及的是V b2 和V b3 两个电压。

首先根据运放中被偏置的电路结构确定V b2 应由PMOS 电流镜偏置，V b3 应由NMOS 电流镜偏置。

而，故采用了原理图中所示的偏置结构，其中M19 管工作在线性区。

另一方面，，故采用了原理图中所示的偏置结构。

为精确得到所需的偏置电压，各管的具体尺寸需要在仿真中不断修改。

五．仿真验证*netlist*Cascode opamp simulation.inc'spice.lib'.option postvinn vinn 0 dc 1 ac 1 0vinp vinp 0 dc 1 ac 0 180vdd vdd 0 3.3cout vout 0 1pM1 n2 vinp n3 vdd cmosp w=400u l=8uM2 n1 vinn n3 vdd cmosp w=400u l=8uM3 n5 b3 n1 0 cmosn w=8u l=1uM4 n4 b3 n2 0 cmosn w=8u l=1uM5 n7 n5 vdd vdd cmosp w=80u l=1uM6 n6 n5 vdd vdd cmosp w=80u l=1uM7 n5 b2 n7 vdd cmosp w=20u l=1uM8 n4 b2 n6 vdd cmosp w=20u l=1uM9 n3 b1 vdd vdd cmosp w=200u l=5uM10 n1 b4 0 0 cmosn w=80u l=2uM11 n2 b4 0 0 cmosn w=80u l=2uM12 vout n4 vdd vdd cmosp w=70u l=2uM13 vout b4 0 0 cmosn w=92.8u l=4ucc vout n2 10pVb1 b1 0 2.2Vb2 b2 0 1.4Vb3 b3 0 2.0Vb4 b4 0 0.92.op.dc vinn 0 3.3 0.1.probe dc v(vout).ac dec 10 1 10G.probe ac vdb(vout) vp(vout) .tran 0.1u 50u.probe tran vdb(vout).pz v(vout) vinn.end输出电压相位和增益波形：输出直流电压图：六、结论1.根据题目要求利用pmos作为输入设计的放大器。