数字电子钟
- 格式：doc
- 大小：140.00 KB
- 文档页数：7
数字电子钟
数字电子钟（以下简称数字钟）是用数字集成电路做成的现代计时器，与传统的机械钟
相比，它具有走时准确（用高稳定度石英晶体振荡器作时钟源）、显示直观（用液晶或荧光
七段数码管显示器）、无机械传动装置等优点，因而广泛用于车站、码头、机场等公共场所。
在控制系统中，也常用作定时器时钟源。本课题是数字电路中计数（分频）、译码、显示及
时钟脉冲振荡器等组合逻辑电路、时序逻辑电路和脉冲产生电路的综合应用。
一、数字钟的设计要求
1．基本功能要求
（1）设计一个能显示时、分、秒的数字钟，显示时间从00:00:00到23:59:59；
（2）设计的电路包括产生时基信号，时、分、秒的计时电路，显示电路。
2．扩展功能
（1）能实现校时、校分、校秒；
（2）整点报时。
二、数字钟的基本工作原理
数字钟的原理框图如图1所示，它由振荡
器、分频器、计秒电路、计分电路、计时电
路、译码显示电路等组成。工作时，石英晶
体振荡器产生频率稳定的脉冲信号，经过若
干次分频，得到秒脉冲信号，并送计秒电路；
当秒计数器计满60秒时，输出秒进位信号，
送计分电路；当分计数器计满60分时，输
出分进位信号，送计时电路；当时计数器计
满24小时后，时、分、秒计数器同时自动
复0，又开始新的一天计时。
三、主体电路的设计
主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同
类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所
用的器件种类尽可能少。下面介绍各功能部件或电路的设计。
-
图1 数字钟的原理框图
1．振荡器
振荡器是数字钟的核心。振荡器的稳定度及频率的精
度决定了数字钟计时的准确程度，所以通常选用石英晶体
来构成振荡器电路。如图2所示。这里采用集成逻辑门、
电阻R和石英晶体组成的时钟源振荡器，晶振频率可以根
据实际情况选择，如选用频率为2MHz的晶体。
2．分频器
分频器的功能主要有两个：一是产生标准的秒脉冲；二是提供功能扩展电路所需要的信
号。如振荡器产生的脉冲信号频率为2MHz，则可采用2×106分频获得标准秒脉冲。如图3
所示，可选用74LS73（双JK触发器）完成二分频，采用三片74LS390（2-5-10异步计数器）
完成106分频。
图3 2MHz分频逻辑框图
3．时、分、秒计数器
分和秒计数器都是模M=60的计数器，其计数规律为00，01，02„09，10„58，59。
个位是十进制计数，十位是六进制计数。
小时计数器是模M=24的计数，其计数规律为00，01，02„09，10„22，23。
4．译码显示电路
译码显示电路的作用是将时、分、秒计数器输出的4位2进制代码翻译，并显示出相应
的十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴的发光二极管数码显
示器BS201/BS202，则译码驱动器应选配74LS48，它们之间的连接如图4所示。
图2 晶体振荡器逻辑图
图4 译码显示器逻辑框图
四、扩展电路的设计
1．校时电路
当接通电源或数字钟走时出现误差时，都需要校正时间。对校时电路的要求应是，在进
行小时校正时不影响分和秒计数器的正常计数。图5所示电路是实现时、分、秒校准的参考
电路。该电路由6个与非门和3个开关组成。校时信号从分频器的不同输出端引出，一般采
用秒脉冲校时和分，用周期为0.5秒的信号校秒。当数字钟正常工作时，开关K1，K2闭合，
K3接门G5输入端，门G1，G2，G4关闭，门G3开启，秒脉冲通过门G3加至秒计数器个位。
图5 校时电路
当进行“时”校准时，K1断开、K2闭合、K3接门G5输入端，秒脉冲通过门G1送入“时”
计数器个位，实现快速计数，一旦“时”校准后，即闭合K1，以切断秒信号与“时”计数器的直
接联系。当进行“分”校准时，K2断开、K1闭合、K3接门G5输入端，其工作过程与“时”校准
相同。当进行“秒”校准时，开关K1，K2闭合，K3接门G6输入端，门G4开启，0.5s脉冲通过
门G4，G3，使“秒”计数器计数速度提高一倍，实现“秒”校时，当“秒”校准后，开关K3接
门G5输入端，数字钟即按校准后的时间工作。门G5，G6组成R—S触发器，是为了防止开关抖
动。
2．整点报时电路
整点报时电路要求在每个整点发出音响。因此，需要对每个整点进行时间译码，以其输
出控制音响电路，其逻辑图如图6所示。
图6 整点报时电路
若要在每一整点发出5低音1高音报时，可对59′50″～59′59″进行时间译码。从表1相
应的计数器状态看出：59分时，a=QC4QA4QD3QA3=1；50秒时，b=QC2QA2=1；秒个位为0，
2，4，6，8时，QA1=0,C=QA1=1,则Z1=abc=QC4QA4QD3QA3QC2QA2QA1仅在59′50″，59′52″，
59′54″，59′56″，59′58″时等于“1”，故可用Z1作五次低音控制信号。
当计数器计到59′59″时，a=QC4QA4QD3QA3=1，d=QC2QA2QD1QA1=1，因而，F=ad=1。把
F接至D触发器的D端，其CP端加秒脉冲，则在数字钟再计一秒达到整点时Z2=1，故可
用Z2作一次高音控制信号。
用Z1控制低音、用Z2控制高音，经音响放大器放大，即可在59′50″，59′52″，59′54″，
59′56″，59′58″发出频率为500Hz的五次低音，而在0′00″发出频率为1000Hz的一次高音，
各次音响的时间均为一秒钟。若在整点鸣叫四次低音，其控制逻辑式可按其要求填写秒个位
真值表和相应的卡诺图求出。
表1．整点报时计数器状态表
分 十 位 分 个 位 秒 十 位 秒 个 位
QD4 QC4 QB4 QA4 QD3 QC3 QB3 QA3 QD2 QC2 QB2 QA2 QD1 QC1 QB1 QA1
0 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
五、设备、器件及工具
设备：示波器、、万用表
可选用器件：74LS390，74LS48，74LS92，74LS10，74LS00，74LS73，BS202，晶体振荡
器2M，电阻1K
工具：斜口钳、拨线钳、镊子
六、调试过程
1. 设计并绘制总体电路图。
2. 按照所设计的电路图接线，注意布线。
3. 电路上电之前，用万用表测量所有的接地是否接通，测量所有的Vcc是否接通，测
量Vcc和地之间是否有短路。若有故障，排查电源故障。
4. 上电，测试电路功能。如遇故障，观察、分析故障现象，注意故障定位，做好故障
排查。
5. 电路功能调试正常后，测量并记录以下波形：
① 第一级二分频波形（CP、Q）
② 第二级十分频波形（1CPA、1QD）
③ 第三级十分频波形（2CPA、2QD）
④ 计分或计秒的个位波形（CPA、QA、QB、QC、QD）
⑤ 计分或计秒的十位波形(CP、QA、QB、QC）
⑥ 计时波形（模24）（1CPA、1QA、1QB、1QC、1QD 、2QA、2QB）
注意：画波形时要标注相应波形的周期和占空比。
七、报告要求
1. 纸张大小：A4。
2. 报告要求手写（除封面外）。
3. 报告封面格式见附录一。
4. 报告内容格式见附录二。
数字电子钟
姓 名：刘晓峰
学 号：2010212794
班 级：0811001
时 间：2012/11/17
附录二 报告内容格式
注意:报告要求一人一份，用手写，不准打印。
一、
设计任务及要求
二、 数字钟的基本工作原理
注：要画出总体框图及总体电路图
三、 各单元电路的设计与实现
1、写明各单元电路的设计过程，包括有设计原理、设计思路以及相应的逻
辑电路图。
2、各单元电路的测试结果，包括有真值表、波形图等。
四、 故障分析
3、故障现象
4、故障分析
5、故障定位
6、故障排查过程
五、 元器件明细表
六、 心得体会
七、 附录
附录一：总体电路图
附录二：波形图
