当前位置：文档之家 › fpga 入门教程

fpga 入门教程

  • 格式：pdf
  • 大小：524.76 KB
  • 文档页数：9

Nexar简易教程：

伴随着1959年第一颗硅晶体IC（集成电路）的诞生，标志着以2进制为代表的计算机时代的到来。LSI(大规模集成)电路技术的发展造就了功能强大的ASIC（专用集成电路）性能的迅速提升，在网络、通讯、图像处理、计算机总线管理等诸多领域，ASIC已经得到了大量应用。通常在电子应用中都需要用uP微处理器及其他逻辑器件组成以解决各种设计需求。伴随着电子产品的外形尺寸越来越小而功能要求越来越强，工作频率越来越高，传统由分立式IC来构建系统变得越来越困难。FPGA（域可编程门阵列）适时地从减小电路设计尺寸到高速电路设计上为电子设计提供了理想的解决方案。同时，由于IC设计与工艺技术水平提高，集成电路规模越来越大，复杂程度越来越高，整个系统已可以集成在一个芯片上。目前FPGA的容量已接近1千万门，SOPC（片上可编程系统）就应运而生了。 SOPC是Altera公司提出来的一种灵活、高效的SOC解决方案。它将处理器、存储器、I/O口、LVDS、CDR等系统设计需要的功能模块集成到一个PLD器件上，构建成一个可编程的片上系统，并具有灵活的设计方式、可裁减、可扩充、可升级，并具备软硬件协同设计的功能。为此，电子设计工程师将面对从硬件电路设计、基于特定微处理器内核的嵌入式软件设计到最终的软硬件设计的联调等诸多挑战。Altium公司经过多年的技术研发适时地推出了Nexar2004（基于FPGA的嵌入式系统设计EDA工具），它集系统数字电路设计、嵌入式软件设计、实时运行、软硬件协调、系统验证等功能于一身。

图1 Nexar嵌入式系统设计流程框图 Nexar2004设计环境为电子设计人员搭建了一个在FPGA上完成系统数字电路中设计、执行并调试微处理器的EDA平台。它允许采用原理图及原理图与VHDL或Verilog HDL混合的输入方式；并提供嵌入式软件的集成开发环境，完成从代码输入、编译、下载到系统验证的全部功能。当设计完成后下载到Nanoboard系统开发板上并执行，设计人员就可以利用Nexar提供的虚拟仪器和边界扫描引脚状态技术来完成硬件的调试，并利用系统上集成的软件调试器来完成嵌入式软件设计。当系统调试与设计都在相同的环境下完成，修改设计再验

软硬件可同时调试 软件的更新可经Nexus链下载到处理器內存而无需FPGA的完全重新编程 硬件源文件

[原理图 & VHDL]

系统综合布局及布线下载

虚拟仪器 Virtual Instruments

软件源文件 编译器

软件调试器NanoBoard

‘硬’ JTAG 链 ‘软’ Nexus 链

边界扫描 Boundary Scan证就变得很容易实现。 基本知识： 1、 Free-IP 核：(free- Intellectual Property Core，免版税的器件内核) 在FPGA设计中越来越多的是一种基于IP的设计方法。所谓free-IP Core是指无需支付知识产权费用的、公开的器件设计文档。 2、 虚拟仪器：(Virtual Instruments) 虚拟仪器是在PC技术的基础上发展起来的，所以完全“继承”了以现成即用的PC技术为主导的最新商业技术的优点，包括功能超卓的处理器和文件I/O，使您在数据导入磁盘的同时就能实时地进行复杂的分析。 3、 Nexus协议：(Nexus Protocol) Nexus协议即IEEE-ISTO5001 – 1999 Global Embedded Processor Debug Interface 标准。Nexus协议是完全构架于IEEE1149.1（JTAG协议）之上，通过协议中定义的寄存器、通讯等标准，提供了通用的嵌入式处理器调试接口。 4、 Constraint File： Constraint File是在FPGA设计中用于完成器件型号及管脚特性约束的描述性文件。所有的约束文件均保存在系统安装目录 \\altium2004\library\FPGA中。

如何开始FPGA系统设计： 以下我们将结合一个实例来简要介绍一下如何在Nexar上实现一个完整的嵌入式系统设计过程。 首先：创建一个新的FPGA工程 1、选择菜单 [menus]File>>New>>FPGA Project，在工程栏中将会显示新建的FPGA工程名，选择菜单[menus]File>>Save Project，在对话框中修改工程名称，然后Save。在工程栏中选择File View选项，在工程中将会列出所有属于当前工程的文件。注：Structure Editor选项用于编辑工程中文件间的链接关系。

图1.1 工程栏----创建FPGA工程 2、FPGA工程可以支持原理图和VHDL文件两种源文件，采用混合编辑时，可以将VHDL生成图表符的形式。选择菜单[menus]File>>New>>Schematic；也可以在工程栏中选中FPGA工程名，然后点击鼠标，选择[popups]Add New to Project>>Schematic。保存原理图，重新命名为exercise.schdoc。 图1.2 工程栏----创建原理图 3、接下来在新加入的原理图中完成一个最简单的基于51内核的设计工程，实现LED闪亮的功能。在这个实例中，将会用到51的内核、RAM存储器、上电时序控制、异或门、Nexus协议接口等FPGA工程器件。Nexar2004的器件均可以在FPGA集成库中找到，在系统缺省设置下，在窗口右侧上方可以看到favorities/libraries/clipboard三个属性栏，单击libraries属性栏，窗口中弹出集成库窗口（见图1.3）。选定设计中需要的器件，并拖拽到原理图中。 器件名称 FPGA集成库 TSK51A_D FPGA Processors.IntLib RAMS_8x1K FPGA Memories.IntLib CLOCK_BOARD FPGA NanoBoard Port-Plugin.IntLib TEST_BUTTON FPGA NanoBoard Port-Plugin.IntLib LED FPGA NanoBoard Port-Plugin.IntLib NEXUS_JTAG_CONNECT FPGA NanoBoard Port-Plugin.IntLib NEXUS_JTAG_PORT FPGA Generic.IntLib OR2N1S FPGA Generic.IntLib FPGA_STARTUPx FPGA Peripherals.IntLib

图1.3集成库----51内核 图1.4 设计实例-----原理图 5、 按照系统设计的规则，将从集成库中拖拽出了器件连接构建一个完整的数字电路系统。然后选择[menu]Tools>>Annotate Quiet，系统将自动分配器件的标示，最后保存工程。特别应注意： a.在Nexar2004中需要接入Nexus_JTAG_CONNECT和Nexus_JTAG_PORT这两个器件用于构建Nexus协议链； b.所有的输入管脚均不能置空；否则编译中系统会错。

c. Bus Joiner （图示中用红色标识的部分），可以将不同总线宽

度的端口连接在一起。原则：输出总线的宽度应不小于输入总线宽度。

第二步，创建嵌入式软件工程： 1、 选择菜单 [menus]File>>New>>Embedded Project，在工程栏中将会显示新建的Embedded工程名，选择菜单[menus]File>>Save Project，在对话框中修改工程名称，然后Save。

图2.1嵌入式工程 2、 在工程栏中，用鼠标点击嵌入式工程名称，然后选择右键弹出[popus]Add New to Project>>C File。重新命名c文件名称并保存； 3、 在c文件中输入软件代码；

图2.2设计实例---- c源代码 第三步，设定嵌入式软件工程选项： 1、选择菜单[menu]Project>>Project Options,或者在工程栏，嵌入式工程名称上单击鼠标右键选择弹出菜单[popus]Project Options，系统将打开嵌入式工程的设置选项对话框（图3.1）,在configuration下拉选项栏中按照设计中选择的微处理器的类型，选择相应的嵌入式系统环境。由于前面我们设计的实例选用8051的微处理器核，因此在该工程的软件设置重，如图3.1选择TASKING 8051。

图 3.1嵌入式工程环境设置——微处理器设置 2、在Build Options下，点击Processor并随后点击Startup Code。确认在Startup Code属性栏下Generate and use startup code_cstart.c选项栏被选中。由于在该文件中定义了嵌入式软件工程的中断向量表，这对选择c编译器而言非常重要。 3、点击C Complier，选择Memory Model并且在Select a complier memery model属性栏中将下拉选择Small:variables in DATA，然后确定Allow reentrant functions属性未被选中。（图3.2）

图3.1嵌入式工程环境——C编译环境设置 4、选择Code Generation，选中Put strings in ROM only属性并选中中断向量属性及寄存器属性（图3.3），然后完成对嵌入式软件工程的环境设定。

图3.3嵌入式工程环境——代码发生器 第四步，设定微处理器的属性选项： 如何将嵌入式工程与FPGA工程建立起相关联的属性呢？ 接下来将讲述具体的操作步骤； 1、 打开FPGA工程下的原理图文件； 2、 鼠标双击TSK51A_D Processor(U1)，

合集下载

基于MATLAB与FPGA的图像处理教程

基于MATLAB与FPGA的图像处理教程

在当今高度信息化的时代，图像处理已经成为了众多领域中不可或缺的一部分， 从医学、安全到机器人技术，其应用越来越广泛。而《基于MATLAB与FPGA的 图像处理教程》这本书，为读者提供了一个全新的视角，以理解和掌握图像处 理的核心概念与技术。
这本书的作者韩彬、林海全和姜宇奇都是电子工业社的专家，他们深入浅出地 讲解了基于MATLAB和FPGA的图像处理原理和应用。其中，MATLAB作为一种强 大的数学计算和算法开发工具，被广泛用于算法设计和验证。而FPGA（现场可 编程门阵列）则是一种灵活的硬件加速引擎，可以用于实现高性能的并行处理 和计算。
当谈到MATLAB在图像处理中的应用时，作者强调：“MATLAB是一个强大的科 学计算工具，它提供了丰富的图像处理工具箱，使得用户可以轻松地实现各种 复杂的图像处理算法。”
对于如何结合MATLAB和FPGA进行图像处理，作者解释道：“通过将MATLAB算 法部署到FPGA上，我们可以实现高速、实时的图像处理。这是因为FPGA具有 高并行性和高效率的特点，可以大大提高算法的执行速度。”
在理解了图像处理算法的理论基础之后，本书通过MATLAB软件将这些算法进 行实现和验证。这部分内容详细介绍了如何使用MATLAB进行图像处理的各种 操作，包括图像的读取、处理和显示等。通过这部分内容，读者可以深入理解 图像处理算法在软件层面的实现方法。
这一部分是本书的核心内容，它详细介绍了如何将前面所学的图像处理算法通 过FPGA进行并行硬件加速。这部分内容涉及到了FPGA的基本知识、硬件设计 流程以及具体的实现案例。通过这部分内容，读者可以了解到FPGA在图像处理 领域的应用以及如何将算法移植到FPGA上进行硬件加速。
内容摘要
这些实例涵盖了多种图像处理算法，包括图像滤波、边缘检测、形态学操作等。通过这些实例， 读者可以深入了解FPGA图像处理的实现细节。 《基于MATLAB与FPGA的图像处理教程》是一本理论与实践相结合的教程，适合对图像处理和嵌 入式系统开发感兴趣的读者阅读。通过本书的学习，读者可以掌握使用MATLAB和FPGA进行图像 处理的核心技能，为实际项目的开发提供有力的支持。
VHDL入门易懂教程

VHDL入门易懂教程

5
VHDL语言特点 四、VHDL语言特点
1、VHDL具有强大的语言结构，系统硬件描述能 力强、设计效率高；具有较高的抽象描述能力。 如：一个可置数的16位计数器的电原理图：
6
用VHDL描述的可置数16位计数器：
7
2、VHDL语言可读性强，易于修改和发现错误。 3、VHDL具有丰富的仿真语句和库函数，可对 VHDL源代码进行早期功能仿真，有利于大 系统的设计与验证。 4、VHDL设计与硬件电路关系不大。 5、VHDL设计不依赖于器件，与工艺无关 。 6、移植性好。 7、VHDL体系符合TOP-DOWN和CE（并行工程）设计 思想。 8、VHDL设计效率高，产品上市时间快，成本低。 9、易于ASIC实现。
3
三、VHDL的作用 VHDL的作用
1、VHDL打破软、硬件的界限 传统的数字系统设计分为： 硬件设计（硬件设计人员） 软件设计（软件设计人员） VHDL是电子系统设计者和 EDA工具之 间的界面。 EDA工具及 HDL的流行，使电子系统向集 成化、大规模和高速度等方向发展。 美国硅谷约有80%的 ASIC和 FPGA/CPLD 已采用 HDL进行设计。
配置（Configuration）
16
实体（说明） 一、实体（说明）
实体（说明）： 定义系统的输入输出端口 语法：
ENTITY <entity_name> IS Generic Declarations Port Declarations END <entity_name>; (1076-1987 version) END ENTITY <entity_name> ; ( 1076-1993 version)
80年代初由美国国防部在实施超高速集成电 路（VHSIC）项目时开发的。 1987年由 IEEE 协会批准为 IEEE 工业标准， 称为 IEEE1076-1987。 各EDA公司相继推出支持VHDL的设计环境。 1993年被更新为 93 标准，即IEEE1076-1993。 进一步提高抽象描述层次，扩展系统描述能力。
郭天祥CPLD系统设计及VHDL语言的视频教程(CPLD_FPGA)

郭天祥CPLD系统设计及VHDL语言的视频教程(CPLD_FPGA)

更多 >>
相关资源
67.1MB 64.3MB 70.8MB 134.5MB 82.1MB 100.1MB 88.6MB 91MB 125.9MB 131.4MB 126.8MB 8.9MB 1.1GB
/topics/2734162/
2009/6/28
《郭天祥CPLD 系统设计及VHDL 语言的视频教程》(CPLD/FPGA)... Page 2 of 7
自从天祥电子推出40 小时的“十天学会单片机和C 语言编程”视频教程后，受到了广 大电子爱好者的好评，推出“CPLD 器件及VHDL 程序设计”的视频 教程。 这是一部针对初学可编程逻辑器件者的教程，教程全部十讲，讲座从基本的预备知识开 始讲解，非常详细的讲解了Quartus II 的基本使用，从工程的建立、文本的输入，系统的仿 真，RTL 视图查看，管脚的分配，硬件的配置等。整个过程全部用VHDL 语言讲解，从VHDL 语言库的调用，实体的描述，结构体的描 述，进程和函数的应用。一步一步的讲解设计过程中的每个语句和注意事项，同时包括编写后如何查找和修改错误。
第八讲：字符滚动显示例程，主要讲解了如何控制点阵显示字符，并且进行滚动。
第九讲：模数转换控制例程，主要讲解了如何控制ADC0804 进行电压采集并显示数据。
第十讲：正弦波发生器例程，包括了直接数字频率合成(DDS)的原理以及如何应用CPLD 产生频率可控频率的正弦信号。 通过本视频教程地学习，您就可以较快较好的掌握CPLD 器件内部结构和操作原理，以及VHDL 语言的书写规范和编写方法，如果配套我 们的CPLD 开发板一起学习，那肯定能够起到事半功倍的效果，让您不再为学习CPLD 和VHDL 语言而发愁。
3月10日 29楼 举报
[0]
ISE教程

ISE教程

第十一章VHDL的FPGA实现能够完成逻辑综合的EDA工具很多。

在此，我们基于实验室使用比较广泛的ISE 软件介绍综合流程，参见图11.1，基于ISE的FPGA设计一般分为九步：·电路功能设计·VHDL的RTL源程序输入·功能仿真（功能不正确，则修改设计）·综合（产生网表）·综合后仿真（综合后电路的门级仿真不通过，则需修改源程序）·实现与布局布线·时序仿真与验证（整体的时序分析（后仿）通不过，则需要重新布线）·板级仿真与验证（主要应用于高速电路设计）·芯片编程与调试（产生FPGA目标文件，下载烧写FPGA）图11.1 FPGA设计流程在仿真模型中完全可以用VHDL来描述一项设计的时序特性，但在综合中，这些时序行为（如惯性或传输延迟）的描述都会被VHDL综合器忽略，而此设计的实际时序行为仅依赖于目标器件的物理结构和映射方式。

因此，若将设计模型从一个目标器件移植到另一个目标器件时，那些依赖于正确的延迟特性才能正常工作的VHDL模型，将不可能得到期望的综合结果和时序仿真效果。

仿真模型可以描述一些无限制的条件（如无穷循环或无范围限制的整型数），硬件却不能提供这些条件。

在某些情况下，如无穷循环或循环次数不确定的情况下，综合工具会产生错误并退出。

在其他的情况下，如无范围的整数，VHDL综合器会假设一个默认的表示方式，如以32bit二进制数表示无范围的整数。

尽管这是可综合的，但却无法生成所期望的电路。

11.2 VHDL的FPGA逻辑综合以下将以第七章例7.15交通信号灯监测电路的程序为例来说明如何对VHDL程序进行综合。

具体步骤如下：1.启动ISE如图11.2所示，在windows操作系统的开始菜单中启动Xilinx ISE Design Suite 10.1中的ISE主窗口，之后如图11.3。

图11.2 启动ISE 10.1图11.3 ISE 10.1 主窗口2.创建一个新的项目ISE 10.1主窗口打开后，选择创建一个新的项目，一般分为以下七步：(1) 单击【File】 【New Project …】命令，如图11.4.1，出现图11.4.2所示的【Create New Project】对话框。