基于DDS驱动PLL结构的宽带频率合成器设计
- 格式:docx
- 大小:10.58 KB
- 文档页数:2
基于 DDS 驱动 PLL 结构的宽带频率合成器设计
结合数字式频率合成器(DDs)和集成锁相环(PLL)各自的优点,研制并
设计了以 DDS 芯片 AD9954 和集成锁相芯片 ADF4113 构成的高分 辨率、低
杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测
试结果看,该频率合成器达到了设计目标。该频率合成器的输出频率范围为
594~999 MHz,频率步进为 5 Hz,相位噪声为-91dBc。
DDS 的参考信号由晶振产生,其频率为 fref。DDS 输出的信号频率为
fDDS,频率值由频率控制字(FTW)控制。锁相环(PLL)的参考信号由 DDS 的输
出信号驱动。VCO 的输出频率由 PLL 芯片的电荷泵(CP)输出,并通过低通滤
波器(LPF)后控制。频率合成器的输出信号为 VCO 的输出信 号。该频率合成
器通过单片机提供控制信号,以改变 DDS 中 FTW 和 PLL 的分频比。
VCO 输出信号频率与 DDS 输出信号频率间的关系为:
而 DDS 的输出频率由频率控制字 K 控制,且有:
式中:M 是 DDS 的相位累加器的位数;fref 是 DDS 的内部时钟。这样,
式(1)可以写成:
在 l.2 电路实现
对于 DDS 模块,采用了 AD9954 芯片产生低频参考信号。AD9954 是
ADI 公司最新的 AgiIeRF 合成器,具有 32 位的频率控制字。在 400 MHz 的时
钟频率下,输出频率分辨率可以达到约 4.7 乘以 10-5Hz,具有 14 位可编程移