数字逻辑与数字系统实验报告二

数字逻辑综合设计实验报告

本次数字逻辑综合设计实验旨在通过集成数字电路设计的各项技能，实现课程中所学的数字逻辑电路的设计和应用。本文将从实验流程、实验过程和实验结果三个方面进行详细阐述。

一、实验流程

1.确定实验内容和目的。

2.设计电路，包括逻辑门、时序电路和其他数字电路。

3.将电路图转化为器件链路图。

4.验证器件是否可以直接连接，确定器件安装方式。

5.安装器件，焊接电路板。

6.进行测试和调试，确认电路是否可以正常工作。

7.完成实验报告并提交。

二、实验过程

1.确定实验内容和目的 本次实验的内容是建立一个多功能的数字电路，实现数字电路的常见功能，包括计数器、时序控制器等。本次实验的目的是通过对数字电路设计的综合应用，提高学生对数字电路设计的实践能力。

2.设计电路

在确定实验内容和目的之后，我们需要对电路进行设计。为了实现功能的复杂性，我们设计了一个包含多个逻辑门、计数器和其他数字电路的复杂电路。

3.将电路图转化为器件链路图

在完成电路设计后，我们需要将电路图转化为器件链路图。我们需要根据电路设计中使用的器件类型和数量来确定器件链路图。在转化过程中，我们需要考虑器件之间的连接方式、信号传输、电源连接等因素。

4.验证器件是否可以直接连接，确定器件安装方式

对于电路板的安装和器件之间的连接问题，我们需要进行仔细的测试和验证。只有当所有器件都可以无误地连接到电路板上并正常工作时，我们才能确定最佳的器件安装方式。 5.安装器件，焊接电路板

完成以上所有的测试和验证后，我们可以开始完成电路板的安装。在安装过程中，我们需要仔细按照器件链路图和设计图来进行布线和连接。最后，我们需要进行焊接，确保连接性能和电路板的可靠性。

6.进行测试和调试，确认电路是否可以正常工作

完成器件安装和焊接后，我们需要进行测试和调试。我们需要检查每个部分的性能和功能，以确保电路可以正常工作。如果我们发现任何错误或问题，我们需要进行进一步的调试和修复。

实 验 报 告

课程名称： 数字逻辑实验

实验项目： 一位全加器的原理及实现

姓 名：

专 业： 计算机科学与技术

班 级： 计算机14-8班

学 号：

计算机科学与技术学院

实验教学中心

2015年 12月 15日 成绩：

哈尔滨理工大学计算机科学与技术学院实验教学中心 实验报告

实验项目名称： 一位全加器的原理及实现

一、实验要求

设计一个一位全加器，实现全加器的功能。

二、实验目的

掌握一位全加器的设计方法原理和使用，熟悉掌握数字电路设计步骤和方法。

三、实验内容

全加器功能分析：

全加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器。

全加器有三个输入端：被加数Ai、加数Bi、相邻低位进位Ci-1，两个输出端：本位和Si以及相邻高位进位Ci。

由功能分析，一位全加器真值表如下：

输入 输出

Ci-1 Ai Bi Si Ci

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

哈尔滨理工大学计算机科学与技术学院实验教学中心 实验报告

由上表可以得到一位全加器各输出的逻辑表达式：

由以上2式可以画出逻辑电路图，如下：

四、实验步骤

建立一个新的文件夹 打开QuartusⅡ后，新建工程，输入工程名。

选择仿真器件，器件选择FLEX10K，芯片选择EPF10K10TC144-4 。

新建“Block Diagram/Schematic File”文件画逻辑图并编译。

数字电路技术实验报告

一、 学号: 姓名: 日期:

实验目的:

（1）.用数码显示管实现0.1.2.3.4.0.3.0.3.4；

（2）.用74LS90,5421BCD码实现模十计数；

二、实验设备:

（1）.数字电路试验箱；

（2）.数字双踪示波器；

（3）.函数信号发生器；

（4）.集成电路: 74LS90；

（5）.集成电路: 74LS00；

三、实验原理:

计数是一种最简单的基本运算计数器在数字系统中主要是对脉冲的个数进行计数以实现测量、计数和控制的功能同时兼有分频功能。计数器按计数进制分为二进制计数器十进制计数器和任意进制计数器按计数单元中触发器所接收计数脉冲和翻转顺序分为异步计数器同步计数器按计数功能分有加法计数器减法计数器可逆双向计数器等。

异步清零2-5-10进制异步计数器74LS90

74LS90是一块2-5-10进制异步计数器它由四个主从JK触发器和一些附加门电路组成其中一个触发器构成一位二进制计数器另三个触发器构成异步五进制计数器。在74LS90计数器电路中设有专用置0端R01 R02和置9端S91 S92当R1=R2=S1=S2=0时时钟从CP1引入Q0输出为二进制时钟从CP2引入Q3输出为五进制时钟从CP1引入Q0接CP2即二进制的输出与五进制的输入相连则Q3Q2Q1Q0输出为十进制8421BCD码时钟从CP2引入而Q3接CP1即五进制的输出与二进制的输入相连Q0Q3Q2Q1输出为十进制5421BCD码。

74LS90管脚定义

74LS00管脚定义

74LS90功能表

ROA ROB SA9 SB9 CP0 CP1 Q3 Q2 Q1 Q0

1 1 0 × × × 0 0 0 0

1 1 × 0 × × 0 0 0 0

0 1 1 1 × × 1 0 0 1

1 0 1 1 × × 1 0 0 1

数字逻辑实验

实 验 报 告

实验项目 编码器 实验时间 2019.11.20

实验目的 通过实验，学会设计优先编码器，使用基本门电路IP核设计一个4-2优先编码器。

实验环境 BASYS 3，vivado

实验内容及步骤（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏） 1）分析输入、输出，列出方程。根据方程和 IP 核库判断需要使用的门电路以及个数。

2）创建新的工程，加载需要使用的 IP 核。

3）创建 BD 设计文件，添加你所需要的 IP 核，进行端口设置和连线操作。

4）完成原理图设计后，生成顶层文件（Generate Output Products）和

HDL 代码文件（Create HDL Wrapper）。

5）配置管脚约束（I/O PLANNING），为输入指定相应的拨码开关，为输出指定相应的 led 灯显示。

6）综合、实现、生成 bitstream。

7）仿真验证，依据真值表，在实验板验证试验结果。

（接上）

实验内容及步骤（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏）

Inputs Outputs

D3 D2 D1 D0 A1 A0 V

0 0 0 0 x X 0

0 0 0 1 0 0 1

0 0 1 X 0 1 1

0 1 X X 1 0 1

1 x X x 1 1 1

实验结果分析 实验结果已完成预计目标，使用基本门电路设计4-2优先编码器。优先编码器则完成优先级别的设计，由高位决定最终的输出结果。总而言之，实验基本成功。

实验方案的缺陷及改进意见 个人认为本次实验的难点在于实验电路图的设计，在设计的时候，有效利用一些化简步骤，从而使得使用的门电路数量变少，具有现实和理论上的双重意义，也是我今后做其他实验所需要注意的一大因素。优先译码器的电路设计体现的尤为明显，对不同情况各输出的决定因素进行分析，确定所有的影响因素和判断条件，针对性连接元件，可大大节省使用门电路的数量，这应该是此次实验最大的收获体验，也激励着我不断思考，想出更简便的门电路。