第2章 8086系统结构2

中断允许标志IF(Interrupt Flag) 指示是否允许系 统响应外部的可屏蔽中断请求 , 该位为 “ 1”, 表示 允许(开中断),否则表示禁止(关中断)
陷阱标志TF(Trace Flag) 当该位为“1”时,CPU 每执行完一条指令便自动产生一个内部中断,并转 去执行一个中断服务程序,可以借助该中断服务程 序来检查每条指令的执行情况,称为“单步工作方 式”,常用于程序的调试。
返回
总线接口部件BIU
▲ 功 能 : 实 现 8086CPU 与 存 储 器 和 外 部 设 备 之 间的数据传送。 ▲任务:
(1)从内存取指令指令队列缓冲器;
(2) 取数据到运行单元进行运算并将运算结果送 到目的单元(内存或外设端口); (3)重叠实现取指令与执行指令！
返回
指令队列缓冲器
▲结构: 指令队列缓冲器为6字节(8088只有4字节) 容量的FIFO。 设立指令队列缓冲器的目的是为了实现重叠解释指 令。 ▲工作原理:
DEBUG中标志的表示
NV等价于 OF=0, UP等价于 DF=0, DI 等价于 IF =0, PL等价于 SF=0, OV等价于OF=1; DN等价于DF=1; EI 等价于 IF =1; NG等价于SF=1;

NZ等价于 ZF=0, NA等价于 AF=0, PO等价于 PF=0, NC等价于 CF=0,
①缓冲器中只要有一条指令,EU就开始执行; ②缓冲器中只要有两个字节为空 ,BIU便自动执行取指 操作; ③当 EU 执行完转移、调用和返回等切换程序流程的 指令时 ,缓冲器中原来的内容将被清除 ,BIU从内存 中新的位置开始重新预取指令填入队列中。
返回
地址发生器
▲组成: 地址加法器、指令指针IP和段寄存器。

第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。

指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。

总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。

2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。

从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。

5．简述8086系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。

通过一个20位的地址加法器将这两个地址相加形成物理地址。

具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。

由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。

执行部件EU功能： 从BIU的指令队列中取 出码规指令向储写执1（用状数部A执6指器定令所B器操行寄态据件位LI行U令译的所需或作U部存标暂的的发）部代码全得的I。，/件器志存控算O出件8部数码后结E，寄寄制接术个命中一U功据，执果存存电口逻1经令包个能，行或6器器路进辑位都指，含1。指执，和。对行单6的由令执一一令行位执存读元通译行E个个所 指的行U/
2.2.2 8086微处理器内部结构组成
总线接口部件BIU 内部设有四个16位段地 址寄存器：代码段寄存 器CS、数据段寄存器 DS、堆栈段寄存器SS 和附加段寄存器ES，一 总根负或个I缓器P线 据 责 I/O，和1冲接执完6一设器总位口行成个备，线指部部C62之控P令字0件件间U位制指节BE与的地电UI针指U存数的址路功寄令储据请加。能存队器传求法：器列， 送。
物理地址：就是存储器的实际地址，它是指CPU和存储器进行数据 交换时所使用的地址（20位）。
逻辑地址：是在程序中使用的地址，它由段地址和偏移地址两部分 组成（16位）。逻辑地址的表示形式为“段地址∶偏移地址”。
段基地址：把段的起始单元的物理地址除以16的结果为段地址，段 的起始单元的物理地址为16的整数倍，即：XXXX0H
DF—方向标志位，若该位置1，则串操作指令的地址修 改为自动减量方向，反之，为自动增量方向。
3.段寄存器
8086CPU共有4个16位的段寄存器，用来存放每一 个逻辑段的段起始地址。
（1）代码段寄存器CS （3）堆栈段寄存器SS
（2）数据段寄存器DS （4）附加段寄存器ES
这些段寄存器的内容与有效的地址偏移量一起，可确 定内存的物理地址。
只晶体管；
使用单一的+5V电源，40条引脚双列直插式封装； 时钟频率为5MHz~10MHz，基本指令执行时间为.3ms~0.6ms 16根数据线和20根地址线，可寻址的地址空间达1MB 8086可以和浮点运算器、I/O处理器或其他处理器组成多处

14
2.4 8088的工作模式和引脚功能
2.4.1 8086/8088的两种工作模式
• 由上图可知，最大模式配置和最小模 式配置有一个主要的差别： 最大模式下多了8288总线控制器。 详见书中P27至P33。
2.4.2 8088的引脚和功能(P25图2-9)
15
1. 总线控制器8288
8288的框图如图所示：
20
1. 总线控制器8288
总线控制器8288的输出控制信号有ALE，DEN， DT/R和MCE/PDEN。
ALE 为地址锁存允许信号。 DEN 为数据允许信号。 DT/R为数据发送/接收信号。 MCE/PDEN 具有两种功能：当8288为系统总线方 式，用MCE作为级联允许信号；当8288为I/O总线方式， 用PDEN 作为允许信号。
处理器
单处理器 多处理器
控制信号
全部由CPU 部分由外部
产生
电路产生
MN/MX 为1
为0
9
2.4 8088的工作模式和引脚功能
2.4.1 8086/8088的两种工作模式
在设计8086/8088 CPU时，已经考虑使其在 各种不同用途中工作。根据所构成的计算机系 统的复杂程度，规定了两种工作模式，即：最 小模式和最大模式，也称为：最小组态和最大 组态。 最小模式（最小组态）：构成的系统较小，系 统中只有一片8086/ 8088,其存储容量不大,所 要连的I/O端口也不多,总线控制逻辑电路被减 到最小。
2
2.1 8086/8088CPU的编程结构
2.1.1 8086/8088CPU的内部结构
EU功能：
•执行指 令（数 据运算、 传送等）
BIU功能：
•传送操作数、 指令