当前位置：文档之家 › 第三章_2_8086-8088_cpu_引脚功能_总线结构和时序

第三章_2_8086-8088_cpu_引脚功能_总线结构和时序

  • 格式：doc
  • 大小：212.00 KB
  • 文档页数：5

8086/8088 CPU引脚功能、总线结构和时序
3.1.3 8086/8088控制引脚7/BHES与特殊的存储器结构方式

奇地址存储体SEL偶地址存储体
180
AA
70
DD
SEL

180

AA

70
DD

191
AA
0
A
BHE

158
DD
70
DD

该复用引脚71S没有明确定义，但0BHE表明815DD高8
位数据线有效。该信号和地址线0A合起来决定了当前数据在数据总
线上以何种格式出现。该引脚与8086特殊的存储器结构密切相关。
8086的1MB存储器由两个存储体组合而成。如图3.1所示。
图中偶数与奇数存储总体各占512KB，其选通信号分别为
BHE

3
图3.1 8086存储器结构
和0A,偶地址存储体数据线只和低8位数据总线相连，奇地址存储体
数据线只和高8为数据总线相连。这种存储器结构决定了：若0A=0，
0BHE
，则可在一个总线周期内读/写一个“对准字”，这属于正常

操作；若BHE=1，0A=0，则只能从存储器中读/写一个字节的数据，
且只能通过一07DD进行传递；反之，若0BHE，0A=1，则也可
读/写一个字节，但该字节的数据是由奇地址存储体中取出的，故它
必须通过高位数据线815DD传递。如果一个字在存储体中是“非对
准”存放，则必须先用一个总线周期存取高8位（奇地址），然后再
用一个总线周期读/写低8位（偶地址），使存取速度减慢造成时间浪
费。这主要是因为BHE及0A的有效时间与操作指令有关。这就再次
提醒我们，在存储器中存储信息时，一定要按8086存储器结构的特
殊要求存放。在8088中，由于数据总线总是8位的，每个总线周期
只能完成一个字节的操作，不存在上述问题，且CPU也没有BHE这
个引脚。
3.1.4 复位信号RESET的作用
RESET是外部引入CPU的信号，高电平有效，脉冲宽度不低于4
个时钟周期。若是上电复位，脉冲宽度就应大于50s。只要复位信
号维持高电平，CPU就一直处于复位状态。复位信号产生如下影响：
(1)在复位状态,CPU内部寄存器被置为初值，分别是：标志寄存
器，指令寄存器(IP)，段寄存器DS,ES,SS,指令队列寄存器均被清除
为0，而仅将代码段寄存器CS置为FFFFH。因此，复位后CS和IP形
成的新地址为FFFFH×16+0000H=FFFF0H,CPU会从FFFF0H单元读取指
令，执行操作。通常是在该单元中放一条跳转指令，使之转向相应的
程序段。这一点务请注意。
(2)对CPU输出信号的影响：在复位信号变为高电平后，延迟一个
时钟周期，使所有的三态输出线被置成高阻状态。三态线包括

150
ADAD
，196163//ASAS，7/BHES，/MIO，/DTR，DEN，
WR
，RD，INTA；另外几条信号线的状态是：ALE，HLDA，0QS，
1
QS

为逻辑“0”，0/RQGT，1/RQGT为逻辑“1”。还需提及的是，上述三
态输出线在变为浮空状态前，有半个时钟周期的不作用状态。
(3)对中断状态的影响：由于在复位期间状态标志被清零，故从引
入INTR的可屏蔽中断，CPU不予响应。必须通过指令来设置中断允
许状态。另外，在复位信号有效期间（高电平），对非屏蔽中断
/RQGT

引脚上产生的保持请求信号同样不予响应，仅在CPU内部复位后，取
第一条指令前，可以接受最小方式时的保持请求或最大方式时
/RQGT
的请求脉冲。
3.1.5 8086/8088的最小方式和最大方式
在8086/8088中有一个复用引脚/MNMX，它的状态决定了
8086/8088的工作方式，即决定了CPU 8个引脚24∽31的引脚。
1.最小方式
当/5MNMXV时，说明微机系统中仅有一个CPU，系统中
所有的总线控制信号均由8086/8088直接产生。只需用3个8位的地
址锁存器8282（或74LS373）将20位地址线及BHE信号进行锁存，
输出单向地址线；而把015AA数据线经8286（或74LS245）进行双
向总线驱动；其他控制总线直接控制，就可组成单CPU的微机系统。
此时，系统时钟电路由8284产生。在最小方式下，可以通过控制信
号，窃取总线周期实现外部设备与存储器间的直接数据传递（DMA）。
但因DMA控制器不能执行指令而使系统的能力受到限制，这就引出了
8086的最大方式。
2.最大方式
最大方式是在/0MNMX才能产生的。在最大方式下，允许
一个或多个协处理器协助主机处理工作（可选用8086/8088、数字数
据处理器8087或I/O处理器8089）。在最大方式下，除了要解决对
存储器和I/O设备的控制、中断管理，进行DMA传递时总线控制权外，
还必须要解决①多处理器对系统总线的争用问题②各处理器之间的
通信问题。因此在最大方式下，除具有最小方式中地址锁存器和数据
总线驱动器外，还用一个专用芯片Intel 8288总线控制器对
8086/8088 CPU输出的0S, 1S, sS组合产生存储器、I/O读写命令和
总线控制信号，用于控制数据传递。因此可以把最大方式理解为一个
多处理系统。
3.1.6 总线周期及时钟周期
8086/8088的时钟频率为5MHz,因此时钟周期为200ns(频率的倒
数)。总线周期是指CPU通过外部总线对存储器或I/O接口进行一次
访问（存/取）所需时间。一个总线周期至少有4个时钟周期14TT，
在总线周期执行总线操作、地址/数据复用信号都应按所规定的功能
在不同的时钟周期内进入应有的状态，保证CPU与存储器或I/O接之
间的信息传递顺利完成。需特别提及的是：CPU的时钟周期一直存在，
但总线周期却并非一直存在。只有当BIU需要补充指令队列流的空缺
时，或当EU执行指令过程中需经外部总线与存储器或I/O接口之间
传输信息时，CPU才执行总线周期。CPU在不执行总线周期时，总线
接口部件BIU就不和总线打交道，此时两个总线周期之间就会出现没
有BIU活动的时钟周期，被称为总线空闲周期1T。
在总线空闲周期中，状态信息03SS和前一个总线周期（可为
读，亦可为写）一样，若前一个周期为读周期，则015ADAD在空
闲周期处于高阻状态；如果前一个周期为写周期，地址/数据复用线
上仍会在空闲状态种继续驱动一个总线周期的数据015DD。
在总线空闲周期中，虽然不进行总线操作，但在CPU内部，EU
仍然进行着有效的操作，如果某种运算或在寄存器间进行数据传输等
等。实际上总线空闲周期是总线接口部件BIU对执行部件的等待。
由于在最小模式下进行所有的控制信号均由CPU产生，而最大模
式时控制信号则由总线控制器8288产生，因此在最大模式时的总线
操作在逻辑上和最小模式是一致的，但进行时序分析时还有考虑CPU
和总线控制器两者产生的信号。

合集下载

第三章(1)8086微处理器及其系统

第三章(1)8086微处理器及其系统


通用寄存器的特殊用法(默认用法，隐含使用)
• p47
2018年8月26日星期日
17
3.1 8086/8088微处理器结构
段寄存器
• 4个16位段寄存器CS、DS、SS、ES用来识别当前可寻址的四个段， 每个段的功能各不相同
• CS：代码段寄存器，指示当前执行程序所在存储器的区域。 • DS：数据段寄存器，指示当前程序所用之数据的存储器区域。 • SS：堆栈段寄存器，指示当前程序所用之堆栈位于的存储器区域。 • ES：附加段寄存器，指示当前程序所用之数据位于的另外存储器 区域，在字符串操作中常用到。
2018年8月26日星期日
1
3.1 8086/8088微处理器结构
8080/8088 introduction
• • • • First member of x86 family of processors Up to 10 MHz, 40-pin DIP 1 MB RAM ,64K I/O ports Powerful instruction set
2018年8月26日星期日
BIU部件
8
3.1 8086/8088微处理器结构
AB(20位 ) 通用寄存器 AH AL BH BL CH CL DH DL SP BP SI DI AX BX CX DX 地址 加法器 ∑
数 据 寄存器
指针和变址 寄存器
ALU 数 据 总 线 (16位 )
CS DB(16位 ) DS SS ES IP 内部寄存器 总线控制 电 路
SP BP SI DI 堆栈指针 基址指针 源变址指针 目的变址指针
数据寄存器
通用寄存器组
地址指针及变 址寄存器
IP 指令指针 FLAG 标志寄存器 CS DS SS ES
8088的引脚

8088的引脚

8088的引脚8086/8088微处理器的功能结构1.8088 与 8086 的主要区别8088 与 8086 同属于第三代 16 位的微处理器。

这两款 CPU 的硬件结构没有太⼤的区别，⼆者的主要区别是在数据总线宽度，8086 的数据总线宽度为 16 位，⽽ 8088 的数据总线宽度为 8 位。

在内部结构上，两款微处理器都有指令队列，8086 的指令就绪队列长度为 6 字节，⽽8088 的指令就绪队列长度为4 字节。

2.8088 的功能结构8088 微处理器包含两⼤功能部件，即执⾏单元（Execution Unit，EU）和总线接⼝单元（Bus Interface Unit，BIU）。

执⾏单元的主要功能是译码分析指令，执⾏指令，暂存中间运算结果并保留结果特征。

执⾏单元包括 EU 控制器、算术逻辑运算单元 ALU、通⽤寄存器组 AX、BX、CX、DX、SP、BP、DI、SI，专⽤寄存器、状态标志寄存器（FLAGS）等部件，这些部件的宽度都是 16 位。

执⾏单元的操作过程：执⾏单元通过 EU 控制电路从指令队列中取出指令代码，并对指令进⾏译码形成各种操作控制信号，控制 ALU 完成算术或逻辑运算，并将运算结果的特征保存在标志寄存器 FLAGS 中；控制其它各部件完成指令所规定的操作。

如果指令队列为空，EU 就等待。

总线接⼝单元负责 CPU 与内存或输⼊/输出接⼝的信息传送，包括取指令、取操作数、保存运算结果总线接⼝单元包括指令队列、地址加法器、段寄存器、指令指针寄存器和总线控制逻辑。

总线单元的操作过程当 EU从指令队列中取⾛指令，指令队列出现两个或两个以上的字节空间，且 EU 未向 BIU 申请读/写存储器操作数时，BIU 就顺序地预取后续指令的代码，并填⼊指令队列中。

在 EU 执⾏指令过程中，BIU负责从指定的内存单元或外设读取 EU 需要的数据，并负责将EU 运算结果存储到存储器。

当 EU 执⾏跳转指令时，BIU 就使指令队列复位（指令队列清空），并⽴即从新地址取出指令传送给 EU 去执⾏，然后再读取后续的指令序列填满指令队列。

43 80868088 CPU的引脚信号 和工作模式

43 80868088 CPU的引脚信号 和工作模式

ALE
DT/R* DEN*
IO/M* RD* WR*
STB
OE*
T 8286 OE*
D7～D0
Intel 8286
8位双向缓冲器 • 控制端连接在一起， 低电平有效 • 可以双向导通 • 输出与输入同相 OE*＝0，导通 T＝1 A→B T＝0 A←B OE*＝1，不导通
每一位都是一个双向三态门， 8位具有共同的控制端
4.3 8086/8088 CPU的引脚信号 和工作模式 主要内容

最小模式下的基本引脚和总线形成 最小模式下的总线时序
4.3.1 8086/8088的引脚信号和总线形成

指引脚信号的定义、 信号从芯片向外输出， 作用；通常采用英文 外部特性表现在其引脚信号上，学习 起作用的逻辑电平 还是从外部输入芯片， 单词或其缩写表示 时请特别关注以下几个方面： 高、低电平有效 或者是双向的 输出正常的低电平、 ⑴ 引脚的功能 上升、下降边沿有效 高电平外，还可以输 出高阻的第三态 ⑵ 信号的流向 ⑶ 有效电平 ⑷ 三态能力

两种模式下的内部操作并没有区别

8088的引脚图
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC（5V） A15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 SS0* (HIGH) MN / MX* RD* HOLD (RQ*/ GT0*) HLDA (RQ* /GT1*) WR* (LOCK*) IO/M * ( S2* ) DT / R* ( S1* ) DEN* ( S0 ) ALE ( QS0 ) INTA* ( QS1 ) TEST* READY RESET
第3章_8086_微处理器及其系统

第3章_8086_微处理器及其系统


3个控制标志位：DF，IF，TF
FH 11
OF
FL 10
DF
15
9
IF
8
TF
7
SF
6
ZF
4
标志 中断允许标志 跟踪标志 符号标志 零标志
进位标志 奇偶标志
辅助进位标志
19
标志寄存器（二）
状态标志位：反映算术或逻辑运算后结果状态。
① CF(Carry Flag)：进位标志，D0位。
字乘，字除，字I/O
字节乘，字节除，字节I/O，查 表转换，十进制运算 字节乘，字节除
CL
DX SP
移位，循环移位
字乘，字除，间 接I/O 堆栈操作
BX
CX
查表转换
数据串操作，循环
SI
DI
数据串操作
数据串操作
16
段寄存器（一）
段寄存器是为实现“段加偏移”寻址基址而设置的。
4个16位段寄存器，8086 指令可直接访问。 CS(Code Segment)：存放代码段的段地址。 SS(Stack Segment)：存放堆栈段的段地址。
– – BIU从内存预取指令送到指令队列缓冲器； CPU执行指令时，BIU配合EU对指令的内存单元或 I/O端口存取数据。
执行单元 (Execution Unit, EU)： 负责执行指令，即
– – – 执行的指令从BIU的指令队列缓冲器中取得； 指令执行的结果或所需要的数据，由EU向BIU发出请求； 再由BIU对存储器或I/O端口进行存取。
11
8086的寄存器结构
8086 内部寄存器结构共有13个16位寄存器和1个只用了9位 的16位标志寄存器。（共14个16位寄存器）
12