实验七 移位寄存器

实验七功能指令的编程实验一、实验目的1、通过实验了解部分功能指令的编程与调试的方法2、进一步熟悉STEP7编程软件的使用3、熟悉数据区的下载的使用方法、特性，熟悉系统块的设置方法。

二、实验内容1、跳转与标号指令：将下面的程序下载到PLC，用状态表或程序状态功能监视各输出点和定时器的运行情况。

LD I0.0JMP 0 //I0.0为ON时跳步条件满足LD I0.4= Q0.1LD I0.1TON T37,100 //100ms定时器，设定值为10sLD I0.2TON T33,1000 //10ms定时器，设定值为10sLBL 0LD T33= Q0.0接通I0.0对应的小开关，跳步指令JMP的跳步条件满足，将跳到标号LBL 0处。

此时接通I0.4对应的小开关，观察是否能控制Q0.1。

依次检查两个定时器与跳步的关系，即在跳步条件不满足时启动某一定时器定时，在定时过程中使跳步条件满足，观察该定时器的当前值是继续变化还是保持不变，如果还在继续变化，是否还能用I0.1或I0.2来控制定时器的运行，定时时间到时定时器位是否变为ON，并在跳步区外起作用。

2、循环指令：将下面的程序下载到PLC，在状态表中监视VW100—VW108和存储累加和的VD10，将数据写入VW100—VW108，用I0.0对应的小开关启动循环指令的执行，观察求出的累加和是否正确。

//在I0.0变为ON的上升沿，求VW100—VW108中五个字的累加和。

LD I0.0EU //在I0.0变为ON的上升沿时MOVB 0,AC0 //清累加器0MOVD &VB100,AC1 //累加器1指向VB100FOR VW0,1,5 //循环开始LD SM0.0+I *AC1,AC0 //字累加+D 2,AC1 //指针AC1的值加2，指向下一个字NEXT //循环结束LD SM0.0MOVD AC0,VD103、比较指令：将下面的程序下载到PLC，运行该程序，监视T33当前值的变化情况，观察Q0.0是否能输出方波。

实 验 原 理
2）扭环型计数器 将图2所示环形计数器稍加改动：将Q3反相得Q3 ，再送至 DSR，就构成了4位扭环形计数器。
实 验 原 理
3)双向移位寄存器设计 工作原理：
当X=1时，M1=0，M0=1， 执行右移功能；
n=3，其模值M=2×3=6；
当X=1时，M1=1，M0=0， 执行左移功能。
1.总结实现任意进制计数器的构成方法
2.总结移位寄存器的逻辑功能表 3. 叙述双向移位寄存器原理
4.根据测试数据，得出结论。完成思考题。
六、注意事项
注意一定要先查导线，再开始接线。 注意通常电源均按+5V和地接入，每个芯片都需接 入一对电源，为防止遗漏，可把它定为接线的第一 步。注意电源不要接反，否则会烧坏芯片。 不可在接通电源的情况下插入或拔出芯片。 移位寄存器74LS194的清除端（ CR ）除了清零时将 其置 0外，其它工作状态均应置为“l”。 环形计数器在工作之前，应先置入一个初始状态， 即被循环的四位二进制数。
n=3，其模值M=2×3-1=5。
n ：代表环内包围的输出端的个数； 如果是通过二输入与非门取反馈作移入数据，则为奇数模， M=2n-1 如果是通过非门取反馈作移入数据，则为偶数模，M=2n。
步骤:
1、双向移位寄存器74LS194逻辑功能测试。 清除：先将端接+5V，检查Q端输出情况，再将端接0电平，所有Q端输 出应为0，清零后再将端接+5V。 并行输入：S1S0置入11，D端置入一组代码（如1011），给 CP 端送单次脉冲，观察 Q端的状态。此时若将DSL或DSR置入1或0， Q端的状态是否改变？ 右移：令S1S0=01，CP＝1HZ，再令DSL=0，观察Q端的变化，待 4个LED全灭以后（此时输入的串行码是什么？），再令DSR＝l， 观察此时Q端LED点亮的次序。当 4个LED都点亮时，输入的串 行码又如何？若要串行输入代码1010（或其它非全0、非全1 码），在DSR端置入一位数码（低位先送），给 CP端送单次脉 冲，经过4个脉冲之后立即将S0置成0以使寄存器工作于保存状 态。 左移：令S1S0＝10，CP＝1HZ，代码1010由DSL端置入，其它步 骤与右移相同。 保持：在完成左移并工作于保持状态后，再给CP端送 4个单次 脉冲，观察输出端有何变化。

串入/并出移位寄存器一、实验目的根据实验内容中介绍的4位串入/并出移位寄存器的设计方法，设计一个8位串入/并出移位寄存器。

二、实验内容在这里我们通过一个4位串入/并出移位寄存器设计过程来介绍如何设计串入/并出移位寄存器。

所谓的串入/并出移位寄存器，即输入的数据是一个接着一个有序地进入，输出时则一起送出。

三、实验连线输入信号D-IN（代表一位的串行数据输入）和CLK（代表抽样时钟信号），CLK时钟信号接适配器板子上的时钟信号，频率建议取在1Hz左右，D-IN接拨码开关或按键；输出信号有D-OUT0~D-OUT3（代表4位并行数据输出），接发光二极管。

四、实验源程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL ;USE IEEE.STD_LOGIC_UNSIGNED.ALL ;ENTITY sipo ISPORT(D_IN :IN STD_LOGIC;CLK :IN STD_LOGIC;D_OUT :OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END sipo;ARCHITECTURE a OF sipo ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP1: PROCESS(CLK)BEGINIF CLK'EVENT AND CLK = '1' THENQ(0) <= D_IN;FOR I IN 1 TO 3 LOOPQ(I) <= Q(I-1);END LOOP;END IF;END PROCESS P1;D_OUT <=Q ;END a;五、波形仿真结果图1 4位串入/并出移位寄存器仿真波形图上图中输入的数据为“1010”、“0111”两组4位数据。

因输入的数据是每次一位依序进入，故输入、输出信号之间有4个CLK时间的延迟。

的状态不变下，面即请寄看存置的数数演码示保持不变。
第2页，共15页。
寄存器的结构特点
Q0 Q0
FF0 1D C1 R
Q1 Q1
FF1 1D C1 R
Q2 Q2
FF2 1D C1 R
Q3 Q3
FF3 1D C1 R
D0 CP CR D1
D2
D3
各触发器均为 D 功能且并行使用。
1 个触发器能存放 1 位二进制数码，因此 N 个触 发器可构成 N 位寄存器。
(1) 用同步置零端或置数端获得 N 进制计数器 。这时应根据 SN-1 对应的二进制代码写反馈函数。
4 位寄存器 理解寄存器和移位寄存器的作用和工作原理。
翻转是否同步分有：同步计数器和异步计数器 理解寄存器和移位寄存器的作用和工作原理。
M1 M0 = 01 时，右移功能。 和状态转换真值表，然后由此分析时序逻 按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；
。计数器除了用于计数外，还常用于分频、定 每输入一个移位脉冲，移位寄存器中的数码依次向左移动 1 位。
6.4 寄存器和移位寄存器
主要要求：
理解寄存器和移位寄存器的作用和工作原理。 了解集成移位寄存器的应用。
第1页，共15页。
一、寄存器
RQe0g~isQte3r，是同用时于输存出放的二，进这制种数输码出。方式称
并行输出。
DQ00 Q0 QD11 Q1 QD22 Q2 QD33 Q3
4 位 寄
FF0 1D C1 R
有关。时序逻辑电路的工作状态由触发器存
储和表示。
第9页，共15页。
时序逻辑电路按时钟控制方式不同分为同步时序逻 辑电路和异步时序逻辑电路。前者所有触发器的时 钟输入端 CP 连在一起，在同一个时钟脉冲 CP 作用