最新实验6-移位寄存器功能测试及应用-(实验报告要求)

实验九集成移位寄存器应用实验一、实验目的1、了解集成移位寄存器的控制功能。

2、掌握集成移位寄存器的应用。

二、实验原理移位寄存器的功能是当时钟控制脉冲有效时，寄存器中存储的数码同时顺序向高位（左移）或向低位（右移）移位一位。

所以，移位寄存器的各触发器状态必须同时变化，为同步时序电路。

因为数据可以按序逐位从最低位或最高位串行输入移位寄存器，也可以通过置数端并行输入移位寄存器。

所以移位寄存器的数据输入、输出方式有并行输入/并行输出、并行输入/串行输出、串行输入/并行输出、串行输入/串行输出。

移位寄存器主要应用于实现数据传输方式的转换（串行到并行或并行到串行）、脉冲分配、序列信号产生以及时序电路的周期性循环控制（计数器）等。

4位移位寄存器74LS194的逻辑功能如表3.9.1所示。

在方式信号三S1和S0控制下，74LS194可以实现右移（串行数据从S D输入）、左移（串行数据从S A输入）、置数（并行数据从d、c、b、a输入）及保持（输出不变）功能。

表3.9.1 四位移位寄存器74194功能表图3.9.1 为简易兵乓球游戏机电路。

输入R，L为球拍击球信号，高电平有效，输出去Q D~Q A接4个发光二极管指示乒乓球的运动轨迹。

游戏规则：R或L输入一个正脉冲发球，发光二极管指示球向对方移动，到达对方顶端位置时，对方必须及时接球，使球返回，否则就会失球。

输入的移位脉冲频率越高，球的移动轨迹越快，接球难度越大。

3、实验参考电路（1）乒乓球游戏机电路原理如图3.9.1所示（2）寄存器如图3.9.2 所示。

三、实验设备与器材1、THD-4型数字电路实验箱2、集成四2输入或非门（74LS02）3、集成四异或门（74LS860）4、集成四位移位寄存器（74LS194）四、试验内容与步骤（1）乒乓球游戏电路实验①连接图3.9.1电路或或非门部分，R 与L 端接逻辑开关，Q 与Q 端接发光二极管。

测试并记录电路的逻辑功能。

一、实训目的1. 理解同步移位寄存器的概念和原理。

2. 掌握74LS194移位寄存器的逻辑功能和使用方法。

3. 熟悉移位寄存器在实际电路中的应用。

4. 提高动手实践能力和电路设计能力。

二、实训原理同步移位寄存器是一种具有同步时序的数字电路，它可以将输入的数据以串行或并行的形式存储在寄存器中，并在时钟脉冲的作用下实现数据的移位。

同步移位寄存器具有以下特点：1. 同步时序：所有触发器在同一个时钟脉冲的作用下同时动作。

2. 移位方向：数据可以左移或右移。

3. 数据输入/输出方式：串行输入/串行输出、串行输入/并行输出、并行输入/串行输出、并行输入/并行输出。

74LS194是一种典型的4位双向移位寄存器，它具有以下功能：1. 右移：串行数据从SA输入，同时向右移位。

2. 左移：串行数据从SD输入，同时向左移位。

3. 并行输入：并行数据从d、c、b、a输入。

4. 保持：输出不变。

三、实训器材1. 74LS194移位寄存器芯片1片2. 74LS00门电路芯片1片3. 74LS20反相器芯片1片4. 74LS273锁存器芯片1片5. 电阻、电容、二极管、LED灯等元器件6. 逻辑电平转换器7. 信号发生器8. 示波器9. 数字万用表10. 实验板、连接线等四、实训内容1. 74LS194移位寄存器功能测试（1）测试目的：验证74LS194移位寄存器的逻辑功能。

（2）测试步骤：1. 将74LS194的输入端SD、SA、d、c、b、a连接到逻辑电平转换器，输出端Q0、Q1、Q2、Q3连接到LED灯。

2. 使用信号发生器产生时钟脉冲，连接到74LS194的时钟端CP。

3. 分别测试74LS194的右移、左移、并行输入和保持功能。

4. 观察LED灯的显示情况，验证74LS194的逻辑功能。

2. 74LS194移位寄存器应用电路设计（1）设计目的：设计一个基于74LS194的4位二进制计数器。

（2）设计步骤：1. 分析计数器的要求，确定计数器的位数和计数范围。

移位寄存器实验报告姓名：陈素学号：3120100621 专业：软件工程课程名称：逻辑与计算机设计基础实验同组学生姓名：张闻实验时间：y yyy-mm-dd 实验地点：紫金港东4-509 指导老师：一、实验目的和要求掌握移位寄存器的工作原理及设计方法掌握串、并数据转换的概念与方法了解序列信号在CPU控制器设计中的应用二、实验内容和原理2.1 实验原理带并行置入的移位寄存器移位寄存器：每来一个时钟脉冲，寄存器中的数据按顺序向左或向右移动一位必须采用主从触发器或边沿触发器不能采用电平触发器数据移动方式：左移、右移数据输入输出方式串行输入，串行输出串行输入，并行输出并行输入，串行输出串行输入的移位寄存器使用D触发器，可构成串行输入的移位寄存器2.2 标题<正文>带并行输入的右移移位寄存器数据输入移位寄存器的方式：串行输入、并行输入带并行输入的8位右移移位寄存器module shift_reg(clk, S, s_in, p_in, Q); input wire clk, S, s_in; input wire [7:0] p_in; output wire [7:0] Q; wire [7:0] D; wire nS;FD FDQ0(.C(clk), .D(D[0]), .Q(Q[0])), FDQ1(.C(clk), .D(D[1]), .Q(Q[1])), FDQ2(.C(clk), .D(D[2]), .Q(Q[2])), FDQ3(.C(clk), .D(D[3]), .Q(Q[3])), FDQ4(.C(clk), .D(D[4]), .Q(Q[4])), FDQ5(.C(clk), .D(D[5]), .Q(Q[5])), FDQ6(.C(clk), .D(D[6]), .Q(Q[6])), FDQ7(.C(clk), .D(D[7]), .Q(Q[7]));OR2 D0_L(.I0(L_0), .I1(R_0), .O(D[0])), D1_L(.I0(L_1), .I1(R_1), .O(D[1])), D2_L(.I0(L_2), .I1(R_2), .O(D[2])), D3_L(.I0(L_3), .I1(R_3), .O(D[3])), D4_L(.I0(L_4), .I1(R_4), .O(D[4])),串行输入SD5_L(.I0(L_5), .I1(R_5), .O(D[5])), D6_L(.I0(L_6), .I1(R_6), .O(D[6])), D7_L(.I0(L_7), .I1(R_7), .O(D[7]));并行－串行转换器 没有启动命令时并行－串行转换器ser_out并行输入par_in 移位输入7位并行-串行转换器ser_out并行输入par_in 移位输入7位并行-串行转换器2.1 实验内容用Verilog HDL语言，采用结构化描述方法设计一个8位带并行输入的右移移位寄存器。

集成移位寄存器实验报告1.实验目的本次实验旨在通过使用集成移位寄存器来深入了解移位寄存器的工作原理，掌握其使用方法，并验证其功能。

通过实验，我们期望提高对集成电路的理解和实际操作能力，同时为今后的电子设计提供实践经验。

2.实验原理移位寄存器是数字电路中的重要组成部分，它能够将数据按照设定的位数向左或向右移动。

集成移位寄存器是一种四位或八位的移位寄存器，它由触发器和移位寄存器构成。

在时钟信号的控制下，数据在寄存器中向左或向右移动。

3.实验设备实验所需设备包括：集成移位寄存器、电源、时钟发生器、数据输入开关、测试仪器、示波器等。

4.实验步骤（1）按照电路图连接实验设备，确保电源和信号线的连接正确无误。

（2）设置时钟发生器，为移位寄存器提供时钟信号。

（3）设置数据输入开关，为移位寄存器提供输入数据。

（4）观察测试仪器的输出结果，记录实验数据。

（5）使用示波器观察移位寄存器的时序波形，了解其工作原理。

5.实验结果实验过程中，我们观察到移位寄存器的输出随着时钟信号的变化而变化。

当输入数据为0001时，经过四个时钟周期后，输出数据变为0100；当输入数据为1011时，经过四个时钟周期后，输出数据变为1100。

这说明移位寄存器能够将数据向左移动四位。

6.实验总结通过本次实验，我们深入了解了集成移位寄存器的工作原理和使用方法。

实验结果表明，移位寄存器能够实现数据的向左或向右移动，具有广泛的应用价值。

在今后的电子设计中，我们可以利用集成移位寄存器的特点来实现数据的处理和传输。

此外，本次实验也提高了我们的实践能力和对数字电路的理解。

实验报告课程名称：数字电路实验第 6 次实验实验名称：移位寄存器的应用实验时间：2019 年 5 月7 日实验地点：组号学号：姓名：指导教师：评定成绩：实验六移位寄存器应用一、实验目的：1．了解寄存器的基本结构。

2．掌握74LS194移位寄存器的逻辑功能。

3．学习中规模移位寄存器的应用。

二、实验仪器：6 74LS04 17 74LS00 18 74LS86 19 74LS10 1三、实验原理：数据的存储和移动是数字信号的一种常见运作，能实现这种动作的是数据寄存器和移位寄存器，它们同计数器一样也是数字电路中不可缺少的基本逻辑器件。

数据寄存器有两类结构，一类是由多个钟控D锁存器组成的，另一类是由多个钟控D触发器组成的。

数据寄存器的数据的输入和输出都是并行的。

移位寄存器的结构也是由多个触发器级联的，其数据不仅可以存储，还可以左移或右移。

移位寄存器的数据的输入和输出都有串行和并行之分，数据的动作受公共时钟信号的控制，也就是同步工作的。

4位双向移位寄存器74LS194A为TTL双极型数字集成逻辑电路，外形为双列直插，它具有清除、左移、右移、并行送数和保持等多种功能，是一种功能比较全的中规模移位寄存器，图6-1是引脚排列图，逻辑符号如图6-2所示，74LS194A的功能表见表6-1。

表6-1 74LS194A 4位双向移位寄存器功能表功能M1 M0 CP R D D R d1 d2 d3 d4 D L Q1n+1 Q2n+1 Q3n+1 Q4n+1清零― ― ― 0― ― ― ― ― ―0 0 0 0预置 1 1 ↑ 1― d1 d2 d3 d4 ―d1d2d3d4右移0 1 ↑ 1d R― ― ― ― ―d R d1d2d3左移 1 0 ↑ 1― ― ― ― ― d L d2d3d4d L保持0 0 ― 1― ― ― ― ― ―Q1n Q2n Q3n Q4n移位寄存器的最直接应用是数据的串/并转换，图6-3和图6-4就是简单的实例。

实验六 移位寄存器功能测试及应用--实验报告要求一. 实验目的（０.5分)1. 熟悉寄存器、移位寄存器的电路结构和工作原理。

2. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。

3. 熟悉移位寄存器的应用。

二. 实验电路D ０、D １ 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端;S Ｒ 为右移串行输入端,SL 为左移串行输入端；S １、S ０ 为操作模式控制端；R C 为直接无条件清零端；CP 为时钟脉冲输入端。

三图2 CC40194/74LS194逻辑功能测试图1 CC40194/74LS194的逻辑符号及引脚功能图3 环形计数器四. 实验原理 (０.5分)1.移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。

既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。

根据移位寄存器存取信息的方式不同分为:串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的4位双向通用移位寄存器,型号为ＣC40194或74LS194，两者功能相同，可互换使用。

７４ＬS1９4有5种不同操作模式：即并行送数寄存，右移(方向由Q0-－>Q3),左移（方向由Ｑ3→Q0）,保持及清零。

2.移位寄存器应用很广,可构成移位寄存器型计数器：顺序脉冲发生器；串行累加器;可用数据转换,即把串行数据转换为并行数据，或把并行数据转换为串行数据等。

本实验研究移位寄存器用作环形计数器和数据的串、并行转换。

（１)环行计数器把移位寄存器的输出反馈到它的串行输入端,就可以进行循环移位。

(2)实现数据、并行转换器a)串行∕并行转换器串行∕并行转换器是指串行输入的数码,经转换电路之后变换成并行输出。

ｂ）并行∕串行转换器并行∕串行转换器是指并行输入的数码经转换电路之后,换成串行输出。

五. 实验内容与步骤（共1分)1.测试74LＳ194的逻辑功能(0.5分）(1）在实验箱上选取一个16Ｐ插座,按定位标记插好74ＬＳ194集成块。

实验六移位寄存器及其应用一、实验目的1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。

2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。

二、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。

既能左移又能右移的称为双向移位寄存器,只需要改变左、右移的控制信号便可实现双向移位要求。

根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图9—1所示。

图9—1 CC40194的逻辑符号及引脚功能其中D0、D1、D2、D3为并行输入端; Q0、Q1、Q2、Q3为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端；C R为直接无条件清零端；CP为时钟脉冲输入端。

CC40194有5种不同操作模式：即并行送数寄存，右移（方向由Q0～Q3），左移(方向由Q3～Q0)，保持及清零。

S1、S0和C R端的控制作用如表9—l。

表9—l2、移位寄存器应用很广，可构成移位寄存器型计数器;顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。

本实验研究移位寄存器用作环形计数器和数据的串、并行转换。

（1）环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图9—2所示，把输出端Q3和右移串行输入端S R相连接，设初始状态Q0Q1Q2Q3=1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表9—2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。

图9—2电路可以由各个输出端输出在时间上有先后顺序的脉冲。

因此也可作为顺序脉冲发生器。

实验47 验证性实验——移位寄存器逻辑功能测试和应用一．实验目的l ．验证移位寄存器的逻辑功能；2．掌握集成电路4位双向移位寄存器的使用方法；3．学会应用移位寄存器实现数据的串行、并行转换和构成环形计数器。

二．实验原理l ．移位寄存器的特点寄存器中所存的数据在CP 脉冲作用下能依次左移或右移。

有些集成移位寄存器同时设有左移或右移控制端，可根据左移或右移信号实现双向移位的要求。

根据移位寄存器存取信息方式的不同分为串入串出、串入并出、并入串出、并入并出这4种形式。

本实验选用的4位双向通用移位寄存器CD40194或74LS194，两者功能和引脚相同，可互换使用。

逻辑符号及引脚排列如图47-1所示。

其中，D 0、D 1、D 2、D 3为并行输入端；Q 0、Q 1、Q 2、Q 3为并行输出端：D IR 为右移串行输入端，D IL 为左移串行输入端；S 1、S 0为操作模式控制端；¯¯R d为异步(亦称为无条件)清零端；CP 为时钟脉冲输入端。

CD40194有5种不同操作模式：即数据在D 3、D 2、D 1、D 0端并行送入寄存、右移(数据由Q 0→Q 3移动)、左移(数据由Q 3→Q 0移动)、保持及清零。

S 1、S 0和¯R d 端的控制作用如表47-1所示。

表47-1 S、S 和¯R的控制作用 2．移位寄存器的用途 移位寄存器除了可以作为寄存器外，通过适当的连接，还可以成为移位寄存器型计数器、顺序脉冲发生器、串行累加器等，还可用作数据转换，即把串行数据转换为并行数据、并行数据转换为串行数据等。

本实验研究移位寄存器如何成为环形计数器和数据的串、并行转换。

其他用途自行参考有关资料。

(1)环形计数器环形计数器如图47-2所示，是把移位寄存器的输出反馈到它的串行输入端，利用循环移位实现计数。

把输出端Q 3与右移输入端D IR 相连，设初始状态Q 0Q 1Q 2Q 3=1000，则在时钟脉冲CP 的作用下，Q 0Q 1Q 2Q 3将依次变为0100→0010→0001→1000→……，如表47-2所示。

实验移位寄存器及其应用一、实验目的１、掌握中规模4位双向移位寄存器逻辑功能及使用方法。

２、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。

二、实验原理１、寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下一次左移或右移。

既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。

根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。

２、本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图所示。

其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串行输入端，S L为左移串行输入端；S1、S0为操作模式控制端；C R为直接无条件清零端；CP为时钟脉冲输入端。

功能见表8-1。

表8-1CC40194功能表功能输入输出CP R C S1S0S R S L D0D1D2D3Q0Q1Q2Q3清除×0××××××××0000送数↑111××a b c d a b c d右移↑101D SR×××××D SR Q0Q1Q2左移↑110×D SL××××Q1Q2Q3D SL保持↑100××××××Q0n Q1n Q2n Q3n保持↓1××××××××Q0n Q1n Q2n Q3n３、移位寄存器的应用可构成移位寄存器形计数器；：顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据等。

实验47 验证性实验——移位寄存器逻辑功能测试和应用一．实验目的l ．验证移位寄存器的逻辑功能；2．掌握集成电路4位双向移位寄存器的使用方法；3．学会应用移位寄存器实现数据的串行、并行转换和构成环形计数器。

二．实验原理l ．移位寄存器的特点寄存器中所存的数据在CP 脉冲作用下能依次左移或右移。

有些集成移位寄存器同时设有左移或右移控制端，可根据左移或右移信号实现双向移位的要求。

根据移位寄存器存取信息方式的不同分为串入串出、串入并出、并入串出、并入并出这4种形式。

本实验选用的4位双向通用移位寄存器CD40194或74LS194，两者功能和引脚相同，可互换使用。

逻辑符号及引脚排列如图47-1所示。

其中，D 0、D 1、D 2、D 3为并行输入端；Q 0、Q 1、Q 2、Q 3为并行输出端：D IR 为右移串行输入端，D IL 为左移串行输入端；S 1、S 0为操作模式控制端；¯¯R d为异步(亦称为无条件)清零端；CP 为时钟脉冲输入端。

CD40194有5种不同操作模式：即数据在D 3、D 2、D 1、D 0端并行送入寄存、右移(数据由Q 0→Q 3移动)、左移(数据由Q 3→Q 0移动)、保持及清零。

S 1、S 0和¯R d 端的控制作用如表47-1所示。

表47-1 S、S 和¯R的控制作用 2．移位寄存器的用途 移位寄存器除了可以作为寄存器外，通过适当的连接，还可以成为移位寄存器型计数器、顺序脉冲发生器、串行累加器等，还可用作数据转换，即把串行数据转换为并行数据、并行数据转换为串行数据等。

本实验研究移位寄存器如何成为环形计数器和数据的串、并行转换。

其他用途自行参考有关资料。

(1)环形计数器环形计数器如图47-2所示，是把移位寄存器的输出反馈到它的串行输入端，利用循环移位实现计数。

把输出端Q 3与右移输入端D IR 相连，设初始状态Q 0Q 1Q 2Q 3=1000，则在时钟脉冲CP 的作用下，Q 0Q 1Q 2Q 3将依次变为0100→0010→0001→1000→……，如表47-2所示。

实验 47 验证性实验——移位寄存器逻辑功能测试和应用一． 目的l ． 移位寄存器的 功能； 2．掌握集成 路 4 位双向移位寄存器的使用方法；3．学会 用移位寄存器 数据的串行、并行 和构成 形 数器。

二． 原理l ．移位寄存器的特点寄存器中所存的数据在CP 脉冲作用下能依次左移或右移。

有些集成移位寄存器同有左移或右移控制端， 可根据左移或右移信号 双向移位的要求。

根据 D IR S 1 S 0Q 01615 14 13 12 11 10 9移位寄存器存取信息方式的不同分D 0 49Q 1V DD Q 0 Q 1 Q 2 Q 3 CP S 1 S 0D 1 1串入串出、串入并出、并入串出、D 2 0CD40194(74LS194)4Q 24 种形式。

D 3 DR dD IR D 0 D 1 D 2 D 3 D IL V SS并入并出C本 用的 4位双向通用移D ILQ 312 345678CP R d位寄存器 CD40194 或 74LS194，两者功能和引脚相同， 可互 使用。

(a)(b)符号及引脚排列如47-1 所示。

图 47-1 CD40194 的逻辑符号 (a 图)及引脚功能 (b 图 )其中， D 0、 D 1、 D 2、 D 3 并行入端； Q 0、 Q 1、 Q 2、 Q 3 并行 出端： D IR 右移串行 入端，D IL 左移串行 入端；S 1 、S 操作模式控制端；ˉ R ˉ脉冲 入端。

d 异步 (亦称 无条件 )清零端； CPCD40194 有 5 种不同操作模式：即数据在D 3、 D 2、 D 1、 D 0 端并行送入寄存、右移(数据由 Q 0→Q 3 移 )、左移 (数据由 Q 3→Q 0 移 )、保持及清零。

S 1 、S 和ˉR 端的控制作用如表 47-1 所示。

表 47-1 S 、S 0和 R ˉ 的控制作用0 d 1 d2．移位寄存 功能 输 入输 出器的用途 CP SD D D D DQd 1 0 IRIL 0 1 2 3 0 1 23R ˉ SDQQ Q移位寄存器清零╳0╳╳ ╳╳╳╳╳╳00 0 0 除了可以作 寄 置数↑1 11 ╳ ╳a bc d abc d存器外， 通 适当 右移 ↑ 1 0 1 DSR╳╳ ╳ ╳ ╳ D SR Q 0 Q 1Q 2的 接， 可以成 左移↑11╳DSL╳╳╳ ╳Q 1Q 2Q 3 D SL移位寄存器型 保持↑100n n n n╳╳╳╳╳╳Q 0Q 1 Q 2 Q 3 数器、 序脉冲1nnnn保持↓╳╳ ╳╳╳╳╳ ╳Q 0Q 1Q 2Q 3生器、 串行累加器等， 可用作数据 ，即把串行数据 并行数据、 并行数据 串行数据等。

实验六 移位寄存器功能测试及应用--实验报告要求一. 实验目的(0.5分）1. 熟悉寄存器、移位寄存器的电路结构和工作原理。

2. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。

3. 熟悉移位寄存器的应用。

二. 实验电路D0、D1 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR 为右移串行输入端，SL 为左移串行输入端；S1、S0 为操作模式控制端；R C 为直接无条件清零端；CP 为时钟脉冲输入端。

三图2 CC40194/74LS194逻辑功能测试图1 CC40194/74LS194的逻辑符号及引脚功能图3 环形计数器四. 实验原理（0.5分）1.移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。

既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。

根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用。

74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q0-->Q3）,左移（方向由Q3→Q0），保持及清零。

2．移位寄存器应用很广，可构成移位寄存器型计数器：顺序脉冲发生器；串行累加器；可用数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。

本实验研究移位寄存器用作环形计数器和数据的串、并行转换。

（1）环行计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位。

（2）实现数据、并行转换器a）串行∕并行转换器串行∕并行转换器是指串行输入的数码，经转换电路之后变换成并行输出。

b）并行∕串行转换器并行∕串行转换器是指并行输入的数码经转换电路之后，换成串行输出。

五. 实验内容与步骤（共1分）1.测试74LS194的逻辑功能（0.5分）(1)在实验箱上选取一个16P插座，按定位标记插好74LS194集成块。

移位寄存器实验报告参考（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。

根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出 4 种形式。

74194 是一种典型的中规模集成移位寄存器，由 4 个 RS触发器和一些门电路构成的 4 位双向移位寄存器。

该移位寄存器有左移，右移、并行输入数据，保持及异步清零等 5 种功能。

有如下功能表CLRN CLK S1工作状态0×S0清零10×保持1↑×并行置数， Q为ABCD1↑×串行右移，移入数据位×为 SRS11↑1串行左移，移入数据位1为 SLS11↑0保持11（二）实验框图串行输入并行输入ABCD清零输入模式控制输入时钟脉冲输入（三）实验内容1.按如下电路图连接电路74194移位寄存器并行输出QA 、QB 、 QC、QD十个输入端，四个输出端，主体为74194.2.波形图参数设置：End time ：2us Grid size:100ns波形说明：clk: 时钟信号；clrn：置0s1s0: 模式控制端sl_r:串行输入端abcd：并行输入qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0 模式控制， 01 右移， 10 左移，00 保持， 11 置数重载； sl_r控制左移之后空位补0 或补 1。

3.数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102clk:122clk0:125clrn:95q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72sl_r:82,83结论：下载结果与仿真结果一致，下载正确。

一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用 7449 的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。

电学实验报告模板实验原理移位寄存器是逻辑电路中的一种重要逻辑部件，它能存储数据，还可以用来实现数据的串行-并行转换、数据的运算和处理。

1.寄存器（1）D触发器图1 D触发器图1所示D触发器。

每来一个CLK脉冲，触发器都在该CLK脉冲的上升沿时刻，接收输入数据D,使之作为触发器的新状态。

D触发器的特性方程为（2）用D触发器构成并行寄存器图2 用D触发器构成并行寄存器图2所示为用D触发器构成四位并行寄存器。

为异步清零控制端，高电平有效。

当时，各触发器输出端Q的状态，取决于CLK上升沿时刻的D端状态。

2.移位寄存器（1）用D触发器构成移位寄存器图3 用D触发器构成4位串行移位寄存器图3所示为用D触发器构成的4位串行移位寄存器。

其中左边第一个触发器的输入端接收输入数据,其余的每一个触发器的输入端均与左边相邻的触发器的Q端连接。

当时钟信号CLK的上升沿时刻，各触发器同时接收输入数据。

四位寄存器的所存数据右移一位。

（2）双向移位寄存器74LS194图4 双向移位寄存器74LS194逻辑框图图4 所示为集成电路芯片双向移位寄存器74LS194逻辑框图。

为便于扩展逻辑功能，在基本移位寄存器的基础上增加了左右移控制、并行输入、保持和异步清零等功能。

74LS194的逻辑功能如表1所列。

表13.用移位寄存器构成计数器（1）环形计数器图5 环形计数器如果将移位寄存器的串行移位输出端接回到串行移位输入端，如图5所示。

那么，在时钟CLK的作用下，寄存器里的数据将不断循环右移。

例如，电路的初始状态为，则电路的状态转换图如图6所示。

可以认为，这是一个模4计数器。

图6 环形计数器状态转换图实验内容及步骤1. 用两片74LS74构成四位移位寄存器（1）74LS74引脚图图10 74LS74引脚图（2）用74LS74构成四位移位寄存器图11 用74LS74构成四位移位寄存器实验电路按照图11连接电路。

首先设置，使寄存器清零。

然后，设置，在CLK输入端输入单次脉冲信号当作时钟信号，通过输出端的发光二极管观察的状态，判断移位的效果。

移位寄存器实验报告篇一：移位寄存器实验报告移位寄存器实验报告（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。

根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出4种形式。

74194是一种典型的中规模集成移位寄存器，由4个RS触发器和一些门电路构成的4位双向移位寄存器。

该移位寄存器有左移，右移、并行输入数据，保持及异步清零等5种功能。

有如下功能表（三）实验内容1. 按如下电路图连接电路十个输入端，四个输出端，主体为74194. 2. 波形图参数设置：End time：2usGrid size:100ns 波形说明：clk:时钟信号；clrn：置0 s1s0:模式控制端 sl_r:串行输入端 abcd：并行输入 qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0模式控制，01右移，10左移，00保持，11置数重载；sl_r控制左移之后空位补0或补1。

3. 数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102 clk:122 clk0:125 clrn:95 q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72 sl_r:82,83 结论：下载结果与仿真结果一致，下载正确。

一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用7449的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。

五、思考题（1）简单说明移位寄存器的概念及应用情况？概念：移位寄存器是用来寄存二进制数字信息且能进行信息移动的时序逻辑电路。

根据移位寄存器存取信息的方式不同可以分为串入串出，串入并出，并入串出，并入并处4种形式。

应用：移位寄存器可以构成计数器，顺序脉冲发生器，串行累加器，串并转换，并串转换等。

实验四：移位寄存器和计数器的设计实 验 室： 实验台号： 日 期：专业班级： 姓 名： 学 号：一、 实验目的1. 了解二进制加法计数器的工作过程。

2. 掌握任意进制计数器的设计方法。

二、 实验内容（一）用D 触发器设计左移移位寄存器（二）利用74LS161和74LS00设计实现任意进制的计数器设计要求：以实验台号的个位数作为所设计的任意进制计数器（0、1、2任选）。

三、 实验原理图1.由4个D 触发器改成的4位异步二进制加法计数器（输入二进制：11110000）2.测试74LS161的功能输入端输出 Qn时钟清零置数PTX 0 X X X 清零 1 0 X X 置数1 1 1 1 计数 X 1 1 0 X 不计数 X11X不计数清零移位脉冲D R 1Q 2Q 3Q 1D 2D 3D 4D 串行输出4Q CP 4T CP 3T CP 2T CP1T D R D R D R 串行输入3.熟悉用74LS161设计十进制计数器的方法。

①利用置位端实现十进制计数器。

②利用复位端实现十进制计数器。

四、实验结果及数据处理1.左移寄存器实验数据记录表要求：输入二进制：11110000移位脉冲的次数移位寄存器状态Q4Q3Q2Q10 0 0 0 01 0 0 0 12 0 0 1 13 0 1 1 14 1 1 1 15 1 1 1 06 1 1 0 07 1 0 0 08 0 0 0 02.画出你所设计的任意进制计数器的线路图（计数器从零开始计数），并简述设计思路。

8进制利用复位法实现8进制计数器，8=1000B，将A端同与非门相连，当A端=1时，使复位端获得信号，复位，从而实现8进制。

五、思考题1. 74LS161是同步还是异步，加法还是减法计数器?答：在上图电路中74LS161是异步加法计数器。

2. 设计十进制计数器时将如何去掉后6个计数状态的?答：通过置位端实现时，将Q0、Q3 接到与非门上，输出连接到置位控制端。