序号科研热词推荐指数序号科研热词1fpga401fpga2dsp52现场可编程门阵列3vhdl43流水线4现场可编程门阵列34sopc5数据采集35dsp6实时信号处理36数据采集7sopc37多相滤波8电磁层析成像28niosⅱ9流水线29ip核10卡尔曼滤波器210h.26411仿真211静态相位调整12uart212软件无线电13pci_mt64213线性反馈移位寄存器14linux驱动214算术编码15dsp builder215混沌加密16dma216异步fifo17des算法217帧内预测18des218小波变换19ad7366/ad7367219字偏移20高速a/d120图像处理21高斯滤波121双线性插值22非极大值抑制122动态相位调整23随机数123位偏移24链路口通信124vhdl25重复学习控制125usb26配置比特流126nios27配置数据127jpeg200028逻辑分析仪128fifo29速度控制129des30运动控制130cordic31软核131arm32调度132高速流量33说话人识别系统133高速a/d34说话人识别134高级加密标准35设计安全135预处理算法36解码器136音视频编码标准37解包137面阵ccd38解决方案138雷达目标模拟39视频识别139通用化设计40视频监控140透视投影变换41视频流141边缘检测42视频格式转换芯片142输出并串转换器43视频增强143载波跟踪44视频图像144软判决45虚拟仪器145软件帧同步46色度空间变换146转移猜测47自定义处理机(ccm)147身份认证48自动聚焦148跳场49脉宽调制149跳像素50聚焦评价函数150超越函数51网络模型151超标量流水线52系统开销152超声波2008年2009年53移相153设计约束54离散余弦变换154解码器55神经网络155视频监视56磁盘阵列156视频格式转换57硬盘存储157视频显示接口58硬件实时操作系统158视频信号59硬件处理资源协议159视觉诱发电位60矩阵转置160视觉刺激器61瞬时相位161虚拟图像注入62直接数字频率合成162自适应平台直方图双向均衡化63现场可编程阵列163脑机接口64现场可编程门阵列(fpga)164网络入侵检测系统65片上可编程系统165综合约束66浮点运算166统一加解密结构67流水线操作167绝对式编码器68永磁同步电机伺服系统168结构设计69步进电机169第二代数字广播电视70模糊控制170离散小波变换(dwt)71模数转换171硬件描述语言72标签172码速调整73机器人173知识产权核74时分复用174相关双采样75斯托克斯175直接数字频率合成76整数变换量化176浮点数据77数据传输177测试仪78数字输入输出178汽车夜视系统79数字视频179正则表达式80数字信号处理180模数转换81改进的fft算法181模拟数字转换82控制系统182格雷码83投影仪183查找表84快速傅立叶变换(fft)184杂波模拟85循环法185有功功率86开放式数控186智能安防87并行计算187智能卡88帧频提升188时间开销89工业监控189无刷直流电机90嵌入式系统190数量限定符91嵌入式微处理器191数据采集系统92嵌入式处理器192数据通信93嵌入式193数据格式94寻线194数据处理与控制系统95对比度195数据加密96密钥扩展196数据分类97密钥197数字接收机98密码学198数字复接器99家庭影院199数字分接器100实时性1100数字储频101定标器1101数字信道化102安全解决方案1102数字信号实时处理103安全方法1103数字信号处理104存储器1104数字下变频105存储交换1105改进型双模小数分频法106太阳能1106插值滤波
Xilinx-FPGA配置的一些细节
Xilinx FPGA配置的一些细节
2010年07月03日 星期六 14:26
0 参考资料
(1) Xilinx: Development System Reference
Guide. dev.pdf, v10.1
在Xilinx的doc目录下有。
(2) Xilinx: Virtex FPGA Series
Configuration and Readback. XAPP138 (v2.8)
March 11, 2005
在Xilinx网站上有，链接/bvdocs/appnotes/xapp138.pdf
(3)Xilinx: Using a Microprocessor to
Configure Xilinx FPGAs via Slave Serial or
SelectMAP Mode.XAPP502 (v1.5) December 3,
2007
在Xilinx网站上有，链接/bvdocs/appnotes/xapp502.pdf
GTS : 激活用户IO，之前都是高阻。
EOS : 表示配置结束
DCI_MATCH : 表示所有的DCI(Digitally
Controlled Impedance)控制器已经把内部电阻和外部参考电阻匹配完毕。
DCM_LOCK : 表示所有的DCM已经锁定。这个选项默认是选中的。
因此，我们可以得出如下结论：
（1）FPGA最后的Startup过程有8个周期，其中DONE变高仅仅是第4个周期。因此，在DONE变高之后还需要再给3个CCLK。否则DONE虽然变高了，FPGA程序并没有正确运行。
（2）ISE会在设计中搜索用户是否使用了DCI，如果是，FPGA会使用2个周期的Start Up Phase，等待DCI匹配上。即FPGA会在那儿等待，直到DCI匹配上。如果我们在上位机读取了配置文件，获得了文件大小，我们把它写到负责加载V4的SP3里，然后CCLK时钟就不给了。这就产生问题，因为DCI匹配需要时间，我们的问题就是，
FPGA技术发展探究
一． 绪言
自1985年Xilinx公司推出第一片现场可编程逻辑器件FPGA至今,FPGA已经历了十几年的发展历史.在这十几年的发展过程中,以FPGA为代表的数字系统现场集成技术取得了惊人的发展：现场可编程逻辑器件从最初的1200个可利用门,发展到90年代的25万个可利用门,乃至当新世纪来临之即,国际上现场可编程逻辑器件的着名厂商Altera公司、Xilinx公司又陆续推出了数百万门的单片FPGA芯片,将现场可编程器件的集成度提高到一个新的水平.纵观现场可编程逻辑器件的发展历史,其之所以具有巨大的市场吸引力,根本在于：FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题,而且其开发周期短、开发软件投入少、芯片价格不断降低,促使FPGA越来越多地取代了ASIC的市场,特别是对小批量、多品种的产品需求,使FPGA成为首选.
目前,FPGA的主要发展动向
是：随着大规模现场可编程逻辑器件的发展,系统设计进入"片上可编程系统"SOPC的新纪元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其IP库,以优化的资源更好的满足用户的需求,扩大市场；特别是引人注目的所谓FPGA动态可重构技术的开拓,将推动数字系统设计观念的巨大转变.
二． Xilinx公司研制开发的FPGA系列产品的主要特征
Xilinx公司自发明FPGA以来,就不断的推出新器件和开发工具,力求芯片的速度更高、功耗更低.在其新近开发的产品中,Xilinx重新定义了未来的可编程逻辑,为用户提供,和5v可编程逻辑系列选择,并利用先进的、、、工艺技术生产出低成本、高性能的可编程逻辑产品.主要推出了Virtex系列和SpantanTM系列的FPGA.Virtex系列突破了传统FPGA密度和性能限制,使 FPGA不仅仅是逻辑模块,而成为一种系统元件如图一所示. 而SpantanTM系列为替代ASIC的大容量FPGA树立了一个新的低成本标准.
第２４卷第５期 ２０１０血ｌＯｙ］ 空军雷达学院学报 Ｊｏｕｒｎａｌ ｏｆＡｉｒ Ｆｏｒｃｅ Ｒａｄｍ＂Ａｃａｄｅｍｙ ＶＯｌ＿２４ Ｎｏ．５ Ｏｃｔ．２０１０
文章编号：１６７３—８６９１（２０１０）０５．０３５ １－０３
基于ＥＡＰＲ的ＦＰＧＡ局部动态重构实现
肖松 ，李跃华 ，张金林
（１．空军雷达学院研究生管理大队，武汉４３００１９； ２．空军雷达学院三系，武汉４３００１９）
摘要：针对数字逻辑系统规模扩大出现的单片电路资源利用率下降的问题，提出了一种基于ＥＡＰＲ的 ＦＰＧＡ局部动态重构实现方法．该方法结合ＥＡＰＲ设计思想和Ｖｉｒｔｅｘ。５芯片的特点，通过ＩＳＥ软件进行模块设计 和ＰｌａｎＡｈｅａｄ软件的重构实现，完成了ｘｃ５Ⅵ ｘ５ＯＴ（一１ＦＦＩ１３６）芯片的局部动态重构．仿真和实验结果表明：该 方法需下载的文件大小仅为普通方法的２１．９％；能实现对芯片内部资源的有效管理和合理利用，为实际工程中 利用有限的资源实现更大规模的逻辑设计提供参考． 关键词：ＥＡＰＲ技术；现场可编程门阵列：局部动态重构 中图分类号：ＴＮ７９ 文献标志码：Ａ ＤＯＩ：１０．３９６９／ｊ．ｉｓｓｎ．１６７３．８６９ｔ．２０１０．０５．０１１
现场可编程门阵列（ＦＰＧＡ）的局部动态可重构 （ＤＰＲ）综合了微处理器（ＭＰＵ）和专用集成电路
（ＡＳＩＣ）的特点，在空间维和时间维上均可变，能够
提高硬件的效率和软件的可编程性，对有效提高
单片电路资源利用率具有重大意义．目前，有一些
关于ＦＰＧＡ局部动态可重构技术的研究成果在公 开刊物上发表 Ｊ，国外已经成功地应用到了军事
目标匹配…、在线检测与容错系统【２ 等方面，国内
由于受到开发平台和开发工具的限制而处于起步
阶段．本文在分析ＥＡＰＲ（Ｅａｒｌｙ．Ａｃｃｅｓｓ Ｐａｒｔｉａｌ Ｒｅｃｏｎ． ｆｉｇｕｒａｔｉｏｎ）设计思想的基础上，提出了一种实现
Ｘｉｌｉｎｘ高端开发平台Ｖｉｒｔｅｘ一５ ＦＰＧＡ Ｅｖａｌｕａｔｉｏｎ Ｐｌａｔ．
