11知识单元-组合逻辑电路

数字集成电路网络题库

- 291 - 第三章 组合逻辑电路

S11101B

在下图所示的组合电路框图中，若mAAA,,,21为输入逻辑变量，nYYY,,,21为输出逻辑函数，其输入和输出间的函数关系可表示为：

1Y ，由此可见，组合电

路的输出只决定于 而与 无关。

解：

),,,(21mAAAF、该时刻输入变量、信号作用前电路状态

S11101G

中规模集成BCD8421码七段显示译码器主要包括三个部分，即 、

和 。

解：

30~AA输入端、gaYY~输出端、CBYI灯控制端

S11101I

组合逻辑电路的设计步骤为：

（1） ；（2） ；（3）简化和变换逻辑表达式，从而画出逻辑图。

解：

⑴由电路的功能要求，列出真值表；（2）由真值表写出逻辑表达式；

S11101N

4线－10线译码器有 个输入端， 个输出端， 个不用的状态。

解： 4、10、6

S11102B

分析组合逻辑电路的步骤为：

（1） ；

（2） ；

（3） ；

（4）根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。

解：

由逻辑图写出个输出端逻辑表达式、化简和变换各逻辑表达式、列出真值表

S11102I

如图所示逻辑图，逻辑表达式1F= ；F= 。

解：

01101AF；BBFF1

S11102N

三个JK触发器组成的计数器，最多有效状态是 个，它是 进制计数器；若要构成五进制计数器，最少需 个触发器，它的无效状态有 个。

解：

8、八、三、3

S11103B

数字比较器是用于对两数 ，以判断其 的逻辑电路。

解：

进行比较、大小 数字集成电路网络题库

- 292 - S11201B

以下各电路中属于组合逻辑电路有( )。

A. 编码器 B. 译码器

C. 寄存器 D. 计数器

解： A B

S11201G

下图右侧电路为一种二极管——三极管的逻辑门，它的逻辑符号为( )。

解：C

S11201I

如图所示逻辑电路其逻辑表达式为( )。

A. BAY

B. ))((BABAY

C. BAY

D. BABAY

解：D

S11201N

13874LS是3线—8线译码器，译码为输入低电平有效，若输入为100012AAA时，输出01234567YYYYYYYY为( )。

A. 00010000 B. 11101111

C. 11110111 D. 00000100

解：B

S11202B

组合逻辑电路任何时刻的输出信号与该时刻的输入信号( )，与电路原来所处的状态( )。

A. 无关，无关 B. 无关，有关

C. 有关，无关 D. 有关，有关

解：C

S11202G

逻辑函数mdDCBAL)15,14,13,12,11,10()9,6,5,2,1(),,,(，化简结果为( )。

A. DCADCBDCA B. DCADCBCDA

C. DCDC D. CDDC

解：C

S11202I

半加器的逻辑关系是( )。

A. 与非 B. 或非

C. 与或非 D. 异或

解：D

S11202N

在四变量卡诺图中，逻辑上不相邻的一组最小项为( )。

A. 31,mm B. 64,mm 数字集成电路网络题库

- 293 - C. 135,mm D. 100,mm

解：D

S11203G

已知CDABCF选出下列可以肯定使0F的情况是( )。

A. 1,0BCA B. 1,1CB

C. 0,1DC D. 1,1DBC

E. 0,1CDAB

解：D

S11203I

在函数K=AB+CD的真值表中，1F的状态有( )。

A. 2个 B. 4个

C. 6个 D. 7个

E. 16个

解：D

S11203N

图示为一简单的编码器，其中E、F、G是一般信号，A、B是输出量，为二进制代码变量。今令 AB = 10 ，则输入的信号为1的是( )。

A. E B. F

C. G

解：B

S11301B

编码器，译码器，数据选择器都属于组合逻辑电路。( )

解：√

S11301G

组合逻辑电路正常工作，n个输入端只有一个输入信号。( )

解：×。

S11301I

数据选择器能从多个输入信号中选择2个信号送到输出端。( )

解：×

S11301N

全加器的输出不仅取决于输入，同时还取决于相邻低位的进位，因此说全加器属于时序逻辑电路。( )

解：×

S11302B

用二进制代码表示某一信息称为编码。反之把二进制代码所表示的信息翻译出来称为译码。( )

解：√

S11302G

在下列电路中，试问哪些电路能实现BAY的逻辑关系？

解：

A.√、B.×、C.×

S11302I

某一时刻编码器只能对一个输入信号进行编码。( )

解：√ 数字集成电路网络题库

- 294 - S11302N

图中均为TTL电路，试问哪些电路能实现CDAB的逻辑关系？

解：

（a）√ 、（b）×、（c）× 、（d）×

S11104B

电路如图所示，其输出F对A、B、C的最简与或式为：F = 。

解：

CBA

S11105B

在如图所示电路中，输出F对输入A、B、C的最简与或式为：

F = 。

最简或与式为：

F = 。

解：

CBACAB、))((CBCBA

S11106B

如图所示的卡诺图中，函数F至少用 个或非门实现。设输入原、反变量都提供。

解：3

S11107B

逻辑电路如图所示，则它对应的卡诺图为：（作出函数F的卡诺图）

解：

卡诺图如右所示。

S11108B

画出用两个异或门实现逻辑函数ABCCBACBACBAF。

解：

如右图所示。

S11109B

设A1、A0为四选一数据选择器的地址码，X0~X3为数据输入，Y为数据输出，则输出Y与Xi和数字集成电路网络题库

- 295 - Ai之间的逻辑表达式为Y＝ 。

解：301201101001XAAXAAXAAXAA

S11110B

在如图所示电路中，输出1F、2F、3F、4F分别为：

1F ；

2F ；

3F ；

4F 。

解：

)(DBA、CDDB、C+D、CD

S11103I

四位加法器和异或门构成的电路如图所示。A4~A1表示被加数(被减数)、B4~B1表示加数(减数)，K为控制输入端，输出端为S4、S3、S2、S1、C4，当K＝ 时，该电路进行四位二进制加法运算，当K＝ 时，则进行减法运算。

解：

0、1

S11104I

在如图所示电路中，输出F的异或表达式为：

F 。

解：

BA

S11105I

已知某组合电路的输入A、B、C、D及输出F的波形如图所示，则F对A、B、C、D的最简逻辑表达式为：

F 。

解：

CBDCCA，

或者：))()((CBDCCA

S11106I

设四位信息码a1、a2、a3、a4是四位二进制码，若电路采用奇校验，则监督码元（校验位）C的逻辑表达式为C＝ 。

解：

14321aaaa

S11107I

八路数据选择器连接图如图所示，则它所实现的函数是：

),,(CBAF 。

解：CBCABA，

或者：CBCABA

S11108I

若采用偶校验方式，信息码为1110101的监督码元为 。

解：1

S11109I

设输入变量为A、B、C，判别三个变量中有奇数个1时，函数F＝1，否则F＝0，其实现它的数字集成电路网络题库

- 296 - 异或表达式为F＝ 。

解：CBA

S11110I

函数DCBADBCADCBADCBAF，在只有原变量输入条件下，用与门和异或门实现它，则其函数式为F 。

解：

))((DCBA

S11103N

如图所示为四路选择器逻辑电路，AB为选择信号，当AB＝00时，F＝ ，当AB＝10时，F＝ 。

解：

1、C

S11104N

设A、B、C、D、E为五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯F＝l时表示灯亮，F＝0时表示灯灭，则函数F＝ 可使在五个不同的地方控制同一电灯F的亮、灭。

解：

EDCBA，

或者：A⊙B⊙C⊙D⊙E

S11105N

用异或门实现六位码A、B、C、D、E、F的奇偶校验电路，要求当奇数个1时，输出Y＝1，否则Y＝0，则其逻辑表达式为Y＝ 。

解：

FEDCBA

S11106N

画出用4只三输入的或非门实现函数mCBAF)4,1(),,(的电路，输入只提供原变量。

解：

电路如右图所示。

S11107N

画出用四路选择器实现函数DCBAF的电路。