薄膜混合集成电路的制作工艺
摘要本文主要介绍了薄膜混合集成电路工艺以及薄膜形成的技术由于薄膜技术在电电子领域的推广，是电子元件在小型化，高功能，高可靠，批量生产，低成本方面占有很大优势。似的薄膜技术在电子元件制造领域占有相当重要的地位。而薄膜在薄膜电阻，薄膜电容，薄膜声表面波器件应用尤为广泛。
关键词薄膜混合集成电路的工艺基片薄膜的制备薄膜元器件
引言在同一个基片上用蒸发、溅射、电镀等薄膜工艺制成无源网路,并组装上分立微型元件、器件,外加封装而成的混合集成电路。所装的分立微型元件、器件，可以是微元件、半导体芯片或单片集成电路。
按无源网路中元件参数的集中和分布情况，薄膜集成电路分为集中参数和分布参数两种。前者适用范围从低频到微波波段，后者只适用于微波波段。
1．薄膜混合集成电路
1.1薄膜集成电路
在抛光的陶瓷基片（99.5%氧化铝）、微晶玻璃基片或者Si基片上溅射电阻薄膜和导电薄膜，经电镀，光刻，形成具有部分无源元件和导体电路的基片。然后贴装芯片和各种片状元件，键合互连形成特定功能的电路模块。
1.2薄膜混合集成电路的工艺
1.3基片
1.3.1基片的选择原则
基片是微波电磁场传输媒质，又是电路的支撑体。其主要性能指标：
（1）高频损耗tgδ，随温度T和工作频率fo升高而增加，在微波频段工作的材料，其高频吸收能量P=2πfV2εrtgδ。
（2）介电常数
ε＝0.22εrA/t，εr大时电路尺寸可以小，有利集成; 但频率太高时，有时为了减小加工难度，选εr较小的材料。
（3）表面光洁度
形响到电路损耗，薄膜的附着力，和线条的分辨率，划痕等缺陷。
（4）基片平整度（基片上最高点与最低点的距离叫平整度）
基片翘度：最高点与最低点的距离除的基片的长度，经研磨和抛光，翘度可小于
0.0001in/in。
（5）化学稳定性。
基片对酸碱的耐性，对金属膜是否相互作用。如微晶玻璃就应避免Ti/Pt/Au系统。（6）CTE
基片的热膨胀系数应与管壳材料，元器件材料相匹配，以避免产生应力，影响可靠性。（7）热导率，决定了基片的导热性，热导率高有利于电路的散热。
（8）容易加工
1.3.2基片的种类
微波电路基片常用的主要有陶瓷基片，有机材料基片和复合介质基片。
微波薄膜混合集成电路主要采用的陶瓷基片是：
①Al2O3陶瓷基片
②微晶玻璃基片
③BeO陶瓷基片
④AlN陶瓷基片
还有碳化硅，人造金刚石等用的较少。
1.3.3 基片的加工
陶瓷打孔用超声波打孔和激光打孔。
（1）激光打孔，位置准确、可偏程、效率高，可打很小的孔，比如0.2mm，还可打异形孔。只是设备贵。
（2）超声波打孔
①打孔质量较好，壁直、圆滑
②不仅可打陶瓷，也可打微晶玻璃
③可以打ф0.5mm,0.8mm,1.0mm,1.2mm,1.5mm.2.0mm,2.5mm的孔，
④缺点是定位精度差、效率低。主要靠金刚沙研磨，需要把基片粘到玻璃上，打完
孔后取下基片，清洗蜡层。
（3）划片。陶瓷片用砂轮化片机，或激光划片。微晶玻璃片用金刚刀划片机划片。
1.3.4基片的清洗程序
(1)去油去蜡
①.1°可以用甲苯煮或超声（5mim）
②.2°用丙酮超声2～5min
③.3°用乙醇超声2～5min
微晶玻璃基片可用浓流酸煮至发烟；
(2)去除金属离子
①.10％HCl煮沸、水冲、水煮
②.10％NaOH煮沸3min，水沸
微晶玻璃可用王水煮
(3)大量冲水
(3)乙醇脱水
(4)烘干
除了溅射前的基片，无明显油和蜡的片子，可以只用甲苯、丙酮、乙醇超声，水超声、烘干即可。超声时间不要太长，一般不要超过5min。超声过长，可能影响金属附着性能。根据基片清洁情况，可以减少前面步骤。
1.3.5基片制作流程示意图
1.4薄膜制备技术
1.4.1薄膜材料的概念
采用一定方法，使处于某种状态的一种或几种物质（原材料)的基团以物理或化学方式附着于衬底材料表面，在衬底材料表面形成一层新的物质，这层新物质就是薄膜。
简而言之，薄膜是由离子、原子或分子的沉积过程形成的二维材料。
1.4.2薄膜的制备方法
代表性的制备方法按物理、化学角度来分，有：
(1)物理成膜PVD
利用蒸发、溅射沉积或复合的技术，不涉及到化学反应,成膜过程基本是一个物理过程而完成薄膜生长过程的技术,以PVD为代表。
成膜方法与工艺
真空蒸发镀膜（包括脉冲激光沉积、分子束外延）
工艺原理:
真空室内加热的固体材料被蒸发汽化或升华后，凝结沉积到一定温度的衬底材料表面。形成薄膜经历三个过程：
蒸发或升华。通过一定加热方式使被蒸发材料受热蒸发或升华，由固态或液态变成气态。
①.输运到衬底。气态原子或分子在真空状态及一定蒸气压条件下由蒸发源输运到衬底。
②.吸附、成核与生长。通过粒子对衬底表面的碰撞，衬底表面对粒子的吸附以及在表
面的迁移完成成核与生长过程。是一个以能量转换为主的过程。
工艺方法:
①.对于单质材料，按常见加热方式有电阻加热、电子束加热、高频感应加热、电弧加
热和激光加热。
②.对于化合物和合成材料，常用各种蒸发法和热壁法。
溅射镀膜
是指在真空室中，利用荷能粒子轰击镀料表面，使被轰击出的粒子在基片上沉积的技术。
工艺原理:
溅射镀膜有两类:
a)离子束溅射
在真空室中，利用离子束轰击靶表面，使溅射出的粒子在基片表面成膜。
b)气体放电溅射
利用低压气体放电现象，产生等离子体，产生的正离子，被电场加速为高能粒子，撞击固体（靶）表面进行能量和动量交换后，将被轰击固体表面的原子或分子溅射出来，沉积在衬底材料上成膜的过程。
工艺特点
①. 整个过程仅进行动量转换，无相变
+
-
②.沉积粒子能量大，沉积过程带有清洗作用，薄膜附着性好
③.薄膜密度高，杂质少
④.膜厚可控性、重现性好
⑤.可制备大面积薄膜
⑥.设备复杂，沉积速率低。
●离子成膜
离子镀及其原理
真空蒸发与溅射结合的镀膜技术，在镀膜的同时，采用带能离子轰击基片表面和膜层，使镀膜与离子轰击改性同时进行的镀膜技术。
即利用气体放电产生等离子体，同时，将膜层材料蒸发，一部分物质被离化，在电场作用下轰击衬底表面（清洗衬底），一部分变为激发态的中性粒子，沉积于衬底表面成膜。(1)化学成膜CVD
有化学反应的使用与参与，利用物质间的化学反应实现薄膜生长的方法。
●化学气相沉积(CVD – Chemical Vapor Deposition )
原理
?气相沉积的基本过程包括三个步骤：即提供气相镀料；镀料向镀制的工件或基片输送；
镀料沉积在基片上构成膜层
?气相沉积过程中沉积粒子来源于化合物的气相分解反应，因此，称为化学气相沉积（CVD），否则，称为物理气相沉积（PVD）。
?CVD与PVD的不同处：沉积粒子来源于化合物的气相分解反应
●液相反应沉积(液相外延)
?利用液相中进行的反应而沉积薄膜的方法。
主要方法：
①.液相外延技术
②.化学镀
③.电化学沉积
④.溶胶-凝胶法
⑤.LB膜技术
1.5薄膜元器件
分别介绍薄膜在以下几种电子元器件中的应用，薄膜电阻器，薄膜电容器以及薄膜声表面波器件。
薄膜在无源器件方面中的应用最开始于电阻器，薄膜电阻器是用蒸发的方法将一定电阻率材料蒸镀于绝缘材料表面制成。一般来讲金属被制成薄膜后会像本征电阻率变高，电阻温度系数变小这一有利方向发展。
（1）Ni Cr薄膜电阻。
这一电阻是最早被深入研究的金属薄膜电阻，他具有温度系数小，噪声低，寿命长等特点。常用的Ni Cr薄膜电阻有圆筒形和方形板型。
制造过程为：首先在绝缘衬底上由蒸发和溅射方法淀积Ni Cr合成膜。然后通过修编技术来调整阻值圆形电阻用机械方法切割螺旋线来修正阻值，达到调阻目的，平行板可采用机械或激光方法来调阻。最后焊上引线并封装即可。
（2）钽薄膜电阻
钽是熔点高金属，但单质钽的温度系数及稳定性都不太好，所以后来研究了钽的氮化物（TaN）TaN膜一般是在高纯氮气中利用溅射方法制成，其电阻与Ni Cr薄膜电阻膜相近，其稳定性好但是钽是稀有金属所以成本会比较高，对大量生产不利，，故分立元件推广不多，但是在会和电路中可获得非常优越的性质，被优先考虑。
（3）技术陶瓷薄膜电阻
虽然Ni Cr薄膜电阻和钽薄膜电阻的特性都具有非常高的指标，但是有一个明显的缺点是阻值不易做高。为了弥补这一点，可采用技术和无机物混合即金属陶瓷，根据各组成相所占百分比不同，金属陶瓷分为以陶瓷为基质和以金属为基质两类。陶瓷基金属陶瓷主要有：①氧化物基金属陶瓷。以氧化铝、氧化锆、氧化镁、氧化铍等为基体，与金属钨、铬或钴复合而成，具有耐高温、抗化学腐蚀、导热性好、机械强度高等特点，可用作导弹喷管衬套、熔炼金属的坩埚和金属切削刀具。②碳化物基金属陶瓷。以碳化钛、碳化硅、碳化钨等为基体，与金属钴、镍、铬、钨、钼等金属复合而成，具有高硬度、高耐磨性、耐高温等特点，用于制造切削刀具、高温轴承、密封环、捡丝模套及透平叶片。③氮化物基金属陶瓷。以氮化钛、氮化硼、氮化硅和氮化钽为基体，具有超硬性、抗热振性和良好的高温蠕变性，应用较少。但是从重复性和稳定性来看目前可实用的仅限于Cr-SiO。Cr-SiO金属陶瓷实用快速争渡方法制成，其方阻特性随Cr和SiO的比例变化很大，一般来讲，Cr含量越高TCR越小。而方阻随Si增多而增大。而在实际比例中为1：1，此时方阻约为1K欧姆/□，因此用同一图形做出阻值约为Cr-SiO五倍。但寿命不是十分理想，所以此类材料只用在M欧级电阻上。
电容器依着介质的不同，它的种类很多，例如：电解质电容、纸质电容、薄膜电容、陶瓷电容、云母电容、空气电容等。但是在音响器材中使用最频繁的，当属电解电容器和薄膜(Film)电容器。电解电容大多被使用在需要电容量很大的地方，例如主电源部份的滤波电容，除了滤波之外，并兼做储存电能之用。而薄膜电容则广泛被使用在模拟信号的交连，电源噪声的旁路(反交连)等地方。薄膜电容器是以金属箔当电极，将其和聚乙酯，聚丙烯，聚笨乙烯或聚碳酸酯等塑料薄膜，从两端重叠后，卷绕成圆筒状的构造之电容器。而依塑料薄膜的种类又被分别称为聚乙酯电容(又称Mylar电容)，聚丙烯电容(又称PP电容)，聚苯乙烯电容(又称PS电容)和聚碳酸电容。
薄膜电容器由于具有很多优良的特性，因此是一种性能优秀的电容器。它的主要等性如下：无极性，绝缘阻抗很高，频率特性优异(频率响应宽广)，而且介质损失很小。基于以上的优点，所以薄膜电容器被大量使用在模拟电路上。尤其是在信号交连的部份，必须使用频率特性良好，介质损失极低的电容器，方能确保信号在传送时，不致有太大的失真情形发生。在所有的塑料薄膜电容当中，又以聚丙烯(PP)电容和聚苯乙烯(PS)电容的特性最为显著，当然这两种电容器的价格也比较高。然而近年来音响器材为了提升声音的品质，所采用的零件材料已愈来愈高级，价格并非最重要的考量因素，所以近年来PP电容和PS电容被使用在音响器材的频率与数量也愈来愈高。读者们可以经常见到某某牌的器材，号称用了多少某某名牌的PP质电容或PS质电容，以做为在声音品质上的背书，其道理就在此。
通常的薄膜电容器其制法是将铝等金属箔当成电极和塑料薄膜重叠后卷绕在一起制成。但是另外薄膜电容器又有一种制造法，叫做金属化薄膜(Metallized Film)，其制法是在塑料薄膜上以真空蒸镀上一层很薄的金属以做为电极。如此可以省去电极箔的厚度，缩小电容器单位容量的体积，所以薄膜电容器较容易做成小型，容量大的电容器。例如常见的MKP 电容，就是金属化聚丙烯膜电容器(Metailized Polypropylene Film Capacitor)的代称，而MKT则是金属化聚乙酯电容(Metailized Polyester)的代称。
金属化薄膜电容器所使用的薄膜有聚乙酯、聚丙烯、聚碳酸酯等，除了卷绕型之外，也有叠层型。金属化薄膜这种型态的电容器具有一种所谓的我我复原作用(Self Healing Action)，即假设电极的微小部份因为电界质脆弱而引起短路时，引起短路部份周围的电极金属，会因当时电容器所带的静电能量或短路电流，而引发更大面积的溶融和蒸发而恢复绝缘，使电容器再度回复电容器的作用。
聚脂薄膜在普通应用中表现出良好的特性，具有高介电常数(使其在金属化薄膜电容器中获得最高的单位体积电容量)、高绝缘强度、自我复原特点和良好的温度稳定性。在所有各类薄膜电容器中，聚脂电容器以适度的成本实现了最佳的体积效率，而且是解耦、阻断、旁路和噪声抑制等直流应用中最流行的选择。
而利用金属化聚丙烯薄膜制造的电容器则具有低介电损耗、高绝缘阻抗、低介电吸收和高绝
缘强度特性，是一种持久的和节省空间的解决方案，它的长期稳定性也很好。这些特点使金属化聚丙烯薄膜电容器成为交流输入滤波器、电子镇流器和缓冲电路等应用的重要选择。聚丙烯薄膜电容器可以提供400VAC或更高的额定电压，满足工业三相应用和专业设备的要求。它们还可以用于开关电源、鉴频和滤波器电路，以及能量存储和取样与保持应用等。
薄膜电容器是电子产业中的重要元件，尽管相应的生产与结构技术在不断发展以提供更大的电容量和更好的电气性能，但这些器件很少与新产品的新特性有关。在这种情况下，由于人们往往需要迅速完成设计和元件选择，当出现特殊需求时，电容器制造商提供一对一式的服务能够帮助解决设计问题和保证干扰滤波器、基本信号调节电路和电子镇流器等基本功能模块的顺利完成。
1.5.3薄膜声表面波器件
在声表面拨器件中，声表面波的能量集中在压电基片的表层内。该表面层的厚度为一个表面波的波长。因此可以不用压电单晶或压电陶瓷作基片，而采用象玻璃那种无压电性的衬底，在上面覆盖厚度约一个波长的压电薄膜就可制作声表面波器件。
在薄膜声表面波器件中，压电薄膜和非压电衬底形成了多层结构，而声表面波传播特性则由压电薄膜和衬底的特性共同决定。即使用同一种压电薄膜材料，当改变薄膜厚度和衬底材料时，声表面波的声速、器件的中心频率及延迟时间、温度特性也随之改变。此外，声表面波的有效机电耦合系数也随换能器电极结构和压电薄膜的厚度而变化。
芯片的制造 半导体产业最上游是IC设计公司与硅晶圆制造公司，IC 设公司计依客户的需求设计出电路图，硅晶圆制造公司则以多晶硅为原料制造出硅晶圆。中游的IC制造公司主要的任务就是把IC设计公司设计好的电路图移植到硅晶圆制造公司制造好的晶圆上。完成后的晶圆再送往下游的IC封测厂实施封装与测试，即大功告成！ (1)硅晶圆制造 半导体产业的最上游是硅晶圆制造。事实上，上游的硅晶圆产业又是由三个子产业形成的，依序为硅的初步纯化→多晶硅的制造→硅晶圆制造。 a硅的初步纯化 将石英砂(SiO2)转化成冶金级硅(硅纯度98%以上)。 b多晶硅的制造 将冶金级硅制成多晶硅。这里的多晶硅可分成两种：高纯度(99.999999999%，11N)与低纯度(99.99999%，7N)两种。高纯度是用来制做IC等精密电路IC，俗称半导体等级多晶硅；低纯度则是用来制做太阳能电池的，俗称太阳能等级多晶硅。 c硅晶圆制造 将多晶硅制成硅晶圆。硅晶圆又可分成单晶硅晶圆与多晶硅晶圆两种。一般来说，IC制造用的硅晶圆都是单晶硅晶
圆，而太阳能电池制造用的硅晶圆则是单晶硅晶圆与多晶硅晶圆皆有。一般来说，单晶硅的效率会较多晶硅高，当然成本也较高。 (2)IC设计 前面提到硅晶圆制造，投入的是石英砂，产出的是硅晶圆。IC设计完成后，产出则是电路图，最后制成光罩送往IC 制造公司，设计就告一段落了！ 不过，要让理工科以外的人了解IC设计并不是件容易的事(就像要让念理工的人了解复杂的衍生性金融商品一样)，作者必需要经过多次外出取材才有办法办到。这里先大概是一下观念，请大家发挥一下你们强大的想像力！ 简单来讲，IC设计可分成几个步骤，依序为：规格制定→逻辑设计→电路布局→布局后模拟→光罩制作。 a规格制定 品牌厂或白牌厂(没有品牌的品牌厂)的工程师和IC设计工程师接触，并开出他们需要的IC的规格给IC设计工程师。讨论好规格后，工程师们就开始工作了！ b逻辑设计 所谓的“逻辑”设计图，就是指它是由简单的逻辑元件构成，而不是由半导体种类电路元件(如二极体、电晶体等)所构成。什么是逻辑元件呢？像是AND Gate(故名思意，两个输入都是1的话，输出才是1，否则输出就是0)，OR Gate(两
集成电路制造工艺流程之详细解答 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.99999999999。 采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。 然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层，CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多
集成电路薄膜简介 薄膜集成电路是指整个电路的器件、导线都是用厚度小于100nm的薄膜制成的。通过热氧化法、化学气相沉积（CVD）、物理气相沉积（PVD）、外延生长等几种常用的薄膜工艺，制备台阶覆盖能力好，黏附性好，大深宽比良好填充，结构完整、厚度均匀，应力小的薄膜。 在薄膜集成电路中有三种薄膜，包括绝缘层、半导体、导体层。 绝缘层：作为掺杂的阻挡层，金属间绝缘介质、金属层间介质、钝化层等。 二氧化硅层，虽然硅（Si）单质可以在室温下氧化，但是想要在合理的时间内生成高质量的氧化层，需要在900~1200℃下进行热氧化工艺。通过计算确定合理时间，产生需求厚度的无定形二氧化硅层。连续的、无孔洞的二氧化硅膜用作金属导线间隔离。同时，利用掺杂物在二氧化硅较硅低的扩散速度，可以作为掺杂阻挡层。 氮化硅层，利用化学气相沉积，将气态的SiH2Cl2和NH3在反应室中混合反应，把氮化硅（Si3N4）淀积在晶圆上，经过成核，晶体长大最终成膜。铝（Al）、镓（Ga）、铟（In）等杂质的迁移和扩散不能用二氧化硅层，只能用氮化硅层做
掩蔽，对硼（B）、磷（P）、砷（As）杂质氮化镓层阻挡效果更好。 半导体：作为外延层、高阻、栅等。 单晶硅层，通过四氯化硅氢还原法外延生长，在单晶衬底上延原来晶向长出单晶层。用作外延层，实现浓度突变，优化衬底材料，提高设计灵活性。 多晶硅层，通过化学气相沉积，用作栅极材料，高值电阻。导体层：连接作用，接触作用，阻挡作用，抗反射作用。 铝（Al），可以用蒸发、溅射工艺。常用来将集成电路（IC）各个元件的连接。在基极和发射极、栅极及有源区形成欧姆接触。 钨，通过CVD，将钨做第一层金属与源漏极和栅极的插塞。这里用了钨对大深宽比接触孔良好的填充能力。同时，防止铝与硅接触造成铝硅互扩散使节点短路的问题。 铜，用铜填充图形化工艺处理好的沟道，并通过电镀方法沉积铜。再用化学机械抛光（CMP）清理表面溢出的金属铜，这种方法也成为双大马士革工艺。利用铜连接的电阻比铝连线小，功耗低，良好的电迁移能力。可制造更高的集成度的薄膜电路。
集成电路制造工艺流程 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.。 采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。 然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层，CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多
C M O S集成电路制造工艺 流程 Company number：【0089WT-8898YT-W8CCB-BUUT-202108】
陕西国防工业职业技术学院课程报告 课程微电子产品开发与应用 论文题目CMOS集成电路制造工艺流程 班级电子3141 姓名及学号王京（24#） 任课教师张喜凤 目录
CMOS集成电路制造工艺流程 摘要：本文介绍了CMOS集成电路的制造工艺流程，主要制造工艺及各工艺步骤中的核心要素，及CMOS器件的应用。 引言：集成电路的设计与测试是当代计算机技术研究的主要问题之一。硅双极工艺面世后约3年时间，于1962年又开发出硅平面MOS工艺技术，并制成了MOS集成电路。与双极集成电路相比，MOS集成电路的功耗低、结构简单、集成度和成品率高，但工作速度较慢。由于它们各具优劣势，且各自有适合的应用场合，双极集成工艺和MOS集成工艺便齐头平行发展。 关键词：工艺技术，CMOS制造工艺流程 1.CMOS器件 CMOS器件，是NMOS和PMOS晶体管形成的互补结构，电流小，功耗低，早期的CMOS电路速度较慢，后来不断得到改进，现已大大提高了速度。 分类 CMOS器件也有不同的结构，如铝栅和硅栅CMOS、以及p阱、n阱和双阱CMOS。铝栅CMOS和硅栅CMOS的主要差别，是器件的栅极结构所用材料的不同。P阱CMOS，则是在n型硅衬底上制造p沟管，在p阱中制造n沟管，其阱可采用外延法、扩散法或离子注入方法形成。该工艺应用得最早，也是应用得最广的工艺，适用于标准CMOS电路及CMOS与双极npn兼容的电路。N阱CMOS，是在p型硅衬底上制造n沟晶体管，在n阱中制造p沟晶体管，其阱一般采用离子注入方法形成。该工艺可使NMOS晶体管的性能最优化，适用于制造以NMOS为主的CMOS以及E/D－NMOS和p沟MOS兼容的CMOS电路。双阱CMOS，是在低阻n＋衬底上再外延一层中高阻n――硅层，然后在外延层中制造n 阱和p阱，并分别在n、p阱中制造p沟和n沟晶体管，从而使PMOS和NMOS晶体管都在高阻、低浓度的阱中形成，有利于降低寄生电容，增加跨导，增强p沟和n沟晶体管的平衡性，适用于高性能电路的制造。
超大规模集成电路及其生产工艺流程 现今世界上超大规模集成电路厂（Integrated Circuit, 简称IC，台湾称之为晶圆厂）主要集中分布于美国、日本、西欧、新加坡及台湾等少数发达国家和地区，其中台湾地区占有举足轻重的地位。但由于近年来台湾地区历经地震、金融危机、政府更迭等一系列事件影响，使得本来就存在资源匮乏、市场狭小、人心浮动的台湾岛更加动荡不安，于是就引发了一场晶圆厂外迁的风潮。而具有幅员辽阔、资源充足、巨大潜在市场、充沛的人力资源供给等方面优势的祖国大陆当然顺理成章地成为了其首选的迁往地。 晶圆厂所生产的产品实际上包括两大部分：晶圆切片（也简称为晶圆）和超大规模集成电路芯片（可简称为芯片）。前者只是一片像镜子一样的光滑圆形薄片，从严格的意义上来讲，并没有什么实际应用价值，只不过是供其后芯片生产工序深加工的原材料。而后者才是直接应用在应在计算机、电子、通讯等许多行业上的最终产品，它可以包括CPU、内存单元和其它各种专业应用芯片。 一、晶圆 所谓晶圆实际上就是我国以往习惯上所称的单晶硅，在六、七十年代我国就已研制出了单晶硅，并被列为当年的十天新闻之一。但由于其后续的集成电路制造工序繁多（从原料开始融炼到最终产品包装大约需400多道工序）、工艺复杂且技术难度非常高，以后多年我国一直末能完全掌握其一系列关键技术。所以至今仅能很小规模地生产其部分产品，不能形成规模经济生产，在质量和数量上与一些已形成完整晶圆制造业的发达国家和地区相比存在着巨大的差距。 二、晶圆的生产工艺流程： 从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两面大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 多晶硅——单晶硅——晶棒成长——晶棒裁切与检测——外径研磨——切片——圆边——表层研磨——蚀刻——去疵——抛光—（外延——蚀刻——去疵）—清洗——检验——包装 1、晶棒成长工序：它又可细分为： 1）、融化（Melt Down）：将块状的高纯度多晶硅置石英坩锅内，加热到其熔点1420℃以上，使其完全融化。2）、颈部成长（Neck Growth）：待硅融浆的温度稳定之后，将，〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此真径并拉长100---200mm，以消除晶种内的晶粒排列取向差异。 3）、晶冠成长（Crown Growth）：颈部成长完成后，慢慢降低提升速度和温度，使颈直径逐渐加响应到所需尺寸（如5、6、8、12时等）。 4）、晶体成长（Body Growth）：不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5、）尾部成长（Tail Growth）：当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2、晶棒裁切与检测（Cutting & Inspection）：将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3、外径研磨（Surface Grinding & Shaping）：由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4、切片（Wire Saw Slicing）：由于硅的硬度非常大，所以在本序里，采用环状、其内径边缘嵌有钻石颗粒的薄锯片将晶棒切割成一片片薄片。 5、圆边（Edge profiling）：由于刚切下来的晶片外边缘很锋利，单晶硅又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6、研磨（Lapping）：研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。
第1章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2 所示。 提示：先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式： b a a b WL T r c -? = /ln 1ρ ， 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 321C C C CS r r r r ++= 注意：在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。给出设计条件如下： 答： 解题思路 ⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图 ①先画发射区引线孔； ②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；
混合集成电路介绍 混合集成电路（又叫厚膜集成电路）。是利用如丝网印刷机，膜厚测试仪，烧结炉，激光修调机，自动贴片机等设备在基片上以膜的形式印刷导体、电阻、包封釉等浆料，并通过烘干烧结等工序，再将各种弱电的电子元器件用表面贴装技术高密度地进行组装，然后再行数据写入、调整测试、封装等后期工作做成一个局部电路。 同时还可再采用表面贴装技术（SMT）将各种微型元器件进行二次集成，以及采用裸芯片装配技术制造多芯片电路（MCM）。 它的优点是： 1．由于混合集成电路可以使用各种电气元件，一般都采用为它专门生产的电阻、电容、集成电路、继电器、传感器等，这些元器件往往体积小，重量轻，性能千变万化。使得这种电路具有体积很小，重量很轻，又可实现其强大的功能。 2．可应用各种电路基板，例如印制电路板、电气绝缘塑料板、陶瓷基片等而具有不同的机械性能。 3．能使用各种不同的包装，例如塑封、金属、半金属封装、胶封或裸封等。因而具有不同的外形、体积和防护性能。 4．通常在自动生产的流水线上生产的，因此它的生产速度快、成本低、性能的一致性好、更适宜于大批量生产。 5．它可应用到不同的领域，例如宇航、军事、汽车行业、电视、程控交换机、通讯、雷达导航、炮弹引信、游戏娱乐设备、移动通信、汽车、摩托车、计算机、数据处理等点火电路、DC/DC电源模块、变频电路、调速电路、网路电路。 1、电路介绍： （1）制造导体串联电阻小，线条间距小（最小达0.2㎜）电阻温度系数低（最低为 50ppm），电阻精度高（达万分之五）。 （2）多层，高密度、高精度、低漂移、体积小、寿命长。 （3）厚膜电路产品性能：基板:96-99%氧化铝，导体:钯银,铂银,金,钯金 2、电阻： （1）阻值范围:100毫欧至20兆欧 （2）阻值误差:可低至+0.05% （3）温度系数: +50ppm (-55℃~+125℃) （4）稳定性: ≤0.4% (70%满负荷1000小时) （5）功率损耗: 100W/平方英寸 3、介质： （1）绝缘电阻: ≥1011Ω （2）介质常数: 9 贴装器件: 芯片或各类表面贴装型器件. 组装方法: 芯片线焊及回流焊接. 包封: 环氧树脂裹封. 混合集成技术经过三十多年的发展，已成为微电子技术的两重要组成部分之一。混合集成电路（HIC）与半导体集成电路相比具有独自的特点，不仅可弥补半导体集成电路的不足，而且能充分发挥半导体集成电路高集成度、高速等特点，
芯片制作工艺流程 工艺流程 1) 表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2) 初次氧化 有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 氧化技术 干法氧化 Si(固) + O2 à SiO2(固) 湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 (d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 -- 10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 1 常压CVD (Normal Pressure CVD) NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反
混合集成电路的组装与封装工艺 韩杨锋 （陕西国防学院电子系微电3101班） 摘要：混合集成电路是由半导体集成工艺与薄（厚）膜工艺结合而制成的集成电路。混合 集成电路是在基片上用成膜方法制作厚膜或薄膜元件及其互连线，并在同一基片上将分立的半导体芯片、单片集成电路或微型元件混合组装，再外加封装而成。与分立元件电路相比，混合集成电路具有组装密度大、可靠性高、电性能好等特点。相对于单片集成电路，它设计灵活，工艺方便，便于多品种小批量生产；并且元件参数范围宽、精度高、稳定性好，可以承受较高电压和较大功率。 关键词：混合集成电路、电路互联、导电胶 引言:混合集成电路组装所用的工艺，在当今工业界是相当标准的，差别主要是在选择组装 材料（粘结胶或冶金贴装）、互联工艺（线焊、倒装片或带式自动键合）和密封方法（缝焊、带式炉密封或塑封）上。对于厚膜和薄膜、组装工艺一般是相同的。 取决于基片是用合金贴装还是用环氧贴装方法贴到封装内，有几种组装顺序：若用合金贴装，因为这是高温操作（用金—锡焊片时约310~320℃），基片必须首先贴在封装上，随后的芯片和元件贴装是用递减的工艺温度的顺序进行的。这样，若某些元件是用软焊（铅—锡或铟合金）而其他元件用环氧贴装时，温度较高的焊料贴装应该先进行加工。自然，为降低成本，人们希望仅采用一种贴装工艺，而且最好是环氧贴装，因为环氧最便宜而且容易返修。 当用环氧作为贴装材料时，有两种顺序可供选择，基片可以先贴装到外壳底座上，然后将芯片贴到基片上；或者可以将全部芯片先贴到基片上，然后再将基片贴到外壳底座上。对于多单元复合基片（在基片背面有激光划线，以便以后分开），在分开基片和将它们插入到外壳底座上之前，批量制造导体/电阻/介质图形，用丝印或自动分配方法成批施加环氧粘接剂，自动贴装芯片和固化粘接剂是比较经济的。 在贴装以后，芯片（面向上）用几种焊接工艺之一进行电气互联。最广泛使用的工艺是从器件焊盘到基片上金属化焊区之间用金线或铝线键合。芯片也可以倒装（面向下）焊接，通过芯片表面的焊锡凸点对应的焊接到基片的焊盘上进行连接。第三种互联工艺是自动载带焊接（TAB），芯片焊到经过特殊设计的聚酰亚胺载带上，以便使芯片在装到基片上之前，可以预先进行电性能测试和老炼。 在整个装配过程中，需要许多清洗步骤。清洗必须充分，以便去掉所有污物，但也不要太严格，致使芯片和线焊受到损害。最后一次清洗完，需要真空烘培，以去掉潮气和吸收的其他挥发物。
摘要 集成电路广泛应用于生活生产中，对其深入了解很有必要，在此完论文中整的阐述集成电路原理及其制造工艺本报告从集成电路的最初设计制造开始讲起全面讲述了集成电路的整个发展过程制造工艺以及集成电路未来的发展前途。集成电路广泛应用于生活的各个领域，特别是超大规模集成电路应用之后，使我们的生活方式有了翻天覆地的变化。各种电器小型化智能化给我们生活带来了各种方便。所以对于电子专业了解集成电路的是发展及其制造非常有必要的。关键词集成电路半导体晶体管激光蚀刻 集成电路的前世今生 说起集成电路就必须要提到它的组成最小单位晶体管。1947 年在美国的贝尔实验室威廉·邵克雷、约翰·巴顿和沃特·布拉顿成功地制造出第一个晶体管。晶体管的出现使电子元件由原来的电子管慢慢地向晶体管转变，是电器小型化低功耗化成为了可能。20 世纪最初的10 年，通信系统已开始应用半导体材料。开始出现了由半导体材料进行检波的矿石收音机。1945 年贝尔实验室布拉顿、巴丁等人组成的半导体研究小组经过一系列的实验和观察，逐步认识到半导体中电流放大效应产生的原因。布拉顿发现，在锗片的底面接上电极，在另一面插上细针并通上电流，然后让另一根细针尽量靠近它，并通上微弱的电流，这样就会使原来的电流产生很大的变化。微弱电流少量的变化，会对另外的电流产生很大的影响，这就是“放大”作用。第一次在实验室实际验证的半导体的电流放大作用。不久之后他们制造出了能把音频信号放大100 倍的晶体管。晶体管最终被用到了集成电路上面。晶体管相对于电子管着它本身固有的优点： 1.构件没有消耗：无论多么优良的电子管，都将因阴极原子的变化和慢性漏气而逐渐老化。由于技术上的原因，晶体管制作之初也存在同样的问题。随着材料制作上的进步以及多方面的改善，晶体管的寿命一般比电子管长100 到1000 倍。2.消耗电能极少：耗电量仅为电子管的几十分之一。它不像电子管那样需要加热灯丝以产生自由电子。一台晶体管的收音机只要几节干电池就可以半年。 3.不需预热：一开机就工作。用晶体管做的收音机一开就响，晶体管电视机一开就很快出现画面。电子管设备就做不到这一点。4.结实可靠：比电子管可靠100 倍，耐冲击、耐振动，这都是电子管所无法比拟的。晶体管的体积只有电子管的十分之一到百分之一，放热很少，可用于设计小型、复杂、可靠的电路。晶体管的制造工艺虽然精密，但工序简便，有利于提高元器件的安装密度。光有了晶体管还是不够，因为要把晶体管集成到一片半导体硅片上才能便于把电路集成把电子产品小型化。那怎么把晶体管集成呢，这便是后来出现的集成芯片。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性化。集成电路经过30 多年的发展由开始的小规模集成电路到到大规模集成电路再到现在的超大规模乃至巨大规模的集成电路，集成电路有了飞跃式的发展集成度也越来越高，从微米级别到现在的纳米级别。模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。有许多的模拟集成电路，如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路的主要构成电路有：放大器、滤波器、反馈 电路、基准源电路、开关电容电路等。数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号）。而集成电路的普及离不开因特尔公司。1968 年：罗伯特·诺
工艺流程 1)表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2)初次氧化 有热氧化法生成SiO2缓冲层，用来减小后续中Si3N4对晶圆的应力 氧化技术 干法氧化Si(固)+O2àSiO2(固) 湿法氧化Si(固)+2H2OàSiO2(固)+2H2 干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 (d SiO2)/(d ox)=(n ox)/(n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10--10E+11/cm–2.e V-1数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 3)CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 1常压CVD(Normal Pressure CVD) NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反应气体至反应炉的载气体精密装置；(2)使反应气体原料气化的反应气体气化室；(3)反应炉；(4)反应后的气体回收装置等所构成。其中中心部分为反应炉，炉的形式可分为四个种类，这些装置中重点为如何将反应气体均匀送入，故需在反应气体的流动与基板位置上用心改进。当为水平时，则基板倾斜；当为纵型时，着反应气体由中心吹出，且使基板夹具回转。而汽缸型亦可同时收容多数基板且使夹具旋转。为扩散炉型时，在基板的上游加有混和气体使成乱流的
集成电路制造工艺概述
目录 集成电路制造工艺概述 (1) 一、集成电路制造工艺的概念 (1) 二、集成电路制造的发展历程 (1) 三、集成电路制造工艺的流程 (2) 1.晶圆制造 (2) 1.1晶体生长(Crystal Growth) (2) 1.2切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) (2) 1.3包裹(Wrapping)/运输(Shipping) (2) 2.沉积 (3) 2.1外延沉积 (Epitaxial Deposition) (3) 2、2化学气相沉积 (Chemical Vapor Deposition) (3) 2、3物理气相沉积 (Physical Vapor Deposition) (3) 3.光刻(Photolithography) (3) 4.刻蚀(Etching) (4) 5.离子注入 (Ion Implantation) (4) 6.热处理（Thermal Processing） (4) 7.化学机械研磨（CMP） (4) 8.晶圆检测（Wafer Metrology） (5) 9.晶圆检查Wafer Inspection (Particles) (5) 10.晶圆探针测试（Wafer Probe Test） (5) 11.封装（Assembly & Packaging） (6) 12.成品检测（Final Test） (6) 四、集成电路制造工艺的前景 (6) 五、小结 (6) 参考文献 (7)
集成电路制造工艺概述 电子信息学院电子3121班 摘要：集成电路对于我们工科学生来说并不陌生，我们与它打交道的机会数不胜数。计算机、电视机、手机、网站、取款机等等。集成电路在体积、重量、耗电、寿命、可靠性及电性能方面远远优于晶体管元件组成的电路，在当今这信息化的社会中集成电路已成为各行各业实现信息化、智能化的基础，目前为止已广泛应用于电子设备、仪器仪表及电视机、录像机等电子设备中。关键词：集成电路、制造工艺 一、集成电路制造工艺的概念 集成电路制造工艺是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳内，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。 二、集成电路制造的发展历程 早在1952年，英国的杜默(Geoffrey W. A. Dummer) 就提出集成电路的构想。1906年，第一个电子管诞生；1912年前后，电子管的制作日趋成熟引发了无线电技术的发展；1918年前后，逐步发现了半导体材料；1920年，发现半导体材料所具有的光敏特性；1932年前后，运用量子学说建立了能带理论研究半导体现象；1956年，硅台面晶体管问世；1960年12月，世界上第一块硅集成电路制造成功；1966年，美国贝尔实验室使用比较完善的硅外延平面工艺制造成第一块公认的大规模集成电路。1988年，16M DRAM问世，1平方厘米大小的硅片上集成有3500万个晶体管，标志着进入超大规模集成电路阶段的更高阶段。1997年，300MHz奔腾Ⅱ问世,采用0.25μｍ工艺，奔腾系列芯片的推出让计算机的发展如虎添翼，发展速度让人惊叹。2009年，intel酷睿i系列全新推出，创纪录采用了领先的32纳米工艺，并且下一代22纳米工艺正在研发。集成电路制作工艺的日益成熟和各集成电路厂商的不断竞争，使集成电路发挥了它更大的功能，更好的服务于社会。由此集成电路从产生到成熟大致经历了“电子管——晶
LED芯片的制造过程可概分为晶圆处理工序（Wafer Fabrication）、晶圆针测工序（Wafer Probe）、构装工序（Packaging）、测试工序（Initial Test andFinal Test）等几个步骤。其中晶圆处理工序和晶圆针测工序为前段（Front End）工序，而构装工序、测试工序为后段（Back End）工序。 1、晶圆处理工序 本工序的主要工作是在晶圆上制作电路及电子元件（如晶体管、电容、逻辑开关等），其处理程序通常与产品种类和所使用的技术有关，但一般基本步骤是先将晶圆适当清洗，再在其表面进行氧化及化学气相沉积，然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤，最终在晶圆上完成数层电路及元件加工与制作。 2、晶圆针测工序 经过上道工序后，晶圆上就形成了一个个的小格，即晶粒，一般情况下，为便于测试，提高效率，同一片晶圆上制作同一品种、规格的产品；但也可根据需要制作几种不同品种、规格的产品。在用针测（Probe）仪对每个晶粒检测其电气特性，并将不合格的晶粒标上记号后，将晶圆切开，分割成一颗颗单独的晶粒，再按其电气特性分类，装入不同的托盘中，不合格的晶粒则舍弃。 3、构装工序 就是将单个的晶粒固定在塑胶或陶瓷制的芯片基座上，并把晶粒上蚀刻出的一些引接线端与基座底部伸出的插脚连接，以作为与外界电路板连接之用，最后盖上塑胶盖板，用胶水封死。其目的是用以保护晶粒避免受到机械刮伤或高温破坏。到此才算制成了一块集成电路芯片（即我们在电脑里可以看到的那些黑色或褐色，两边或四边带有许多插脚或引线的矩形小块）。 4、测试工序 芯片制造的最后一道工序为测试，其又可分为一般测试和特殊测试，前者是将封装后的芯片置于各种环境下测试其电气特性，如消耗功率、运行速度、耐压度等。经测试后的芯片，依其电气特性划分为不同等级。而特殊测试则是根据客户特殊需求的技术参数，从相近参数规格、品种中拿出部分芯片，做有针对性的专门测试，看是否能满足客户的特殊需求，以决定是否须为客户设计专用芯片。经一般测试合格的产品贴上规格、型号及出厂日期等标识的标签并加以包装后即可出厂。而未通过测试的芯片则视其达到的参数情况定作降级品或废品 LED芯片的制造工艺流程：
薄膜混合电路的制造工艺 吴亚军 (陕西国防工业职业技术学院电子信息学院微电3101班西安市户县 710300) 摘要：薄膜混合电路（HIC）是微电子技术的一个方面，微电子技术主要是微小型电子元件器件组成的电子系统。主要依靠特定的工艺在单独的基片之上(或之内)形成无源网络并互连有源器件，从而构成的微型电子电路。薄膜电路以其元件参数范围宽、精度高、稳定性能好、温度频率特性好，并且集成度较高、尺寸较小，但工艺设备昂，生产成本高。它与半导体集成电路相互补充、相互渗透，已成为集成电路的一个重要组成部分，广泛应用于低频微波电路等众多领域，对电子设备的微型化起到了重要的推动作用。 Thin film hybrid circuit ( HIC ) is an aspect of microelectronic technology, microelectronics technology is mainly small electronic components devices composed of electronic system. Mainly depends on the specific process on a separate substrate ( or within ) the passive network interconnection formed and active devices, thus constituting the miniature electronic circuit. Thin film circuit element parameters to its wide range, high precision, good stability, temperature good frequency characteristic, and high integration level, small size, but the process equipment expensive, high production cost. It and semiconductor integrated circuit mutual complement, mutual penetration, has become integrated circuit is an important component, is widely applied in many fields such as low frequency microwave circuit, the electronic equipment miniaturization played an important role in promoting 关键词：薄膜混合电路（HIC）、微电子技术(microelectronic technology)、微型电子电路(miniature electronic circui t) 引言：集成电路电路分为薄厚膜集成电路、半导体集成电路和混合集成电路。而近年来随着半导体技术和微电子技术的蓬勃发展，电子信息技术日益向微型化、高集成化、高速数据传输和高电流、高频化微波化等众多领域发展。这对电子元器件提出了尺寸微小、高频、高可靠性和高集成度的要求，工作频率和速度的提高进一步缩短信号在系统内部的传输延迟时间，小型电子元器件及印制板组装技术制造工艺的不断更新，电子技术取得了飞速的发展。厚膜混合电路的优势在于性能可靠，设计灵活，投资小，成本低，多应用高电压、大电流、大功率的场合。厚膜混合电路采用的是丝网印刷和高温烧结形成无源网络。薄膜混合电路元件参数范围宽、精度高、稳定性能好、温度频率特性好、集成度较高多用于低频微波场合。薄膜电路采用的是真空蒸发、磁控溅射等工艺方法。
从电路设计到芯片完成离不开集成电路的制备工艺，本章主要介绍硅衬底上的CMOS 集成电路制造的工艺过程。有些CMOS 集成电路涉及到高压MOS 器件（例如平板显示驱动芯片、智能功率CMOS 集成电路等），因此高低压电路的兼容性就显得十分重要，在本章最后将重点说明高低压兼 容的CMOS 工艺流程。 1.1 基本的制备工艺过程 CMOS 集成电路的制备工艺是一个非常复杂而又精密的过程，它由若干单项制备工艺组合而成。下面将分别简要介绍这些单项制备工艺。 1.1.1 衬底材料的制备 任何集成电路的制造都离不开衬底材料——单晶硅。制备单晶硅有两种方法：悬浮区熔法和直拉法，这两种方法制成的单晶硅具有不同的性质和不同的集成电路用途。 1 悬浮区熔法 悬浮区熔法是在20世纪50年代提出并很快被应用到晶体制备技术中。在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。然后将在多晶棒与籽晶间只靠表面张力形成的熔区沿棒长逐步向上移动，将其转换成单晶。 悬浮区熔法制备的单晶硅氧含量和杂质含量很低，经过多次区熔提炼，可得到低氧高阻的单晶硅。如果把这种单晶硅放入核反应堆，由中子嬗变掺杂法对这种单晶硅进行掺杂，那么杂质将分布得非常均匀。这种方法制备的单晶硅的电阻率非常高，特别适合制作电力电子器件。目前悬浮区熔法制备的单晶硅仅占有很小市场份额。 2 直拉法
随着超大规模集成电路的不断发展，不但要求单晶硅的尺寸不断增加，而且要求所有的杂质浓度能得到精密控制，而悬浮区熔法无法满足这些要求，因此直拉法制备的单晶越来越多地被人们所采用，目前市场上的单晶硅绝大部分采用直拉法制备得到的。 拉晶过程：首先将预处理好的多晶硅装入炉内石英坩埚中，抽真空或通入惰性气体后进行熔硅处理。熔硅阶段坩埚位置的调节很重要。开始阶段，坩埚位置很高，待下部多晶硅熔化后，坩埚逐渐下降至正常拉晶位置。熔硅时间不宜过长，否则掺入熔融硅中的会挥发，而且坩埚容易被熔蚀。待熔硅稳定后即可拉制单晶。所用掺杂剂可在拉制前一次性加入，也可在拉制过程中分批加入。拉制气氛由所要求的单晶性质及掺杂剂性质等因素确定。拉晶时，籽晶轴以一定速度绕轴旋转，同时坩埚反方向旋转，大直径单晶的收颈是为了抑制位错大量地从籽晶向颈部以下单晶延伸。收颈是靠增大提拉速度来实现的。在单晶生长过程中应保持熔硅液面在温度场中的位置不变，因此，坩埚必须自动跟踪熔硅液面下降而上升。同时，拉晶速度也应自动调节以保持等直生长。所有自动调节过程均由计算机控制系统或电子系统自动完成。 1.1.2 光刻 光刻是集成电路制造过程中最复杂和关键的工艺之一。光刻工艺利用光敏的抗蚀涂层（光刻胶）发生光化学反应，结合刻蚀的方法把掩模版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。在芯片的制造过程中，会多次反复使用光刻工艺。现在，为了制造电子器件要采用多达24次光刻和多于250次的单独工艺步骤，使得芯片生产时间长达一个月之久。目前光刻已占到总的制造成本的1/3以上，并且还在继续提高。 光刻的主要工艺步骤包括：光刻胶的涂覆，掩模与曝光，光刻胶显影，腐蚀和胶剥离。下面分别进行简要的介绍： 1 光刻胶涂覆
混合集成电路中的新型封装工艺 摘要：文章介绍了几种新的封装工艺,如单芯片封装、多芯片封装钎焊气密封接技术、激光熔焊封接技术、铜工艺等 引言：当将有源器件和无源元件组装到已完成膜层印烧/蒸发/溅射的基片上以后，这个混合微电路就可以进行封装了。组装和封装作为产品开发中的关键技术在业界引起人们日益增多的关注。 正文 广义的封装是指将半导体和电子元器件所具有的电子的、物理的功能，转变为适用于设备或系统的形式，并使之为人类社会服务的科学技术。 狭义的封装(Packaging,PKG)是指裸芯片与布线板实现微互连后，将其密封在塑料、玻璃、金属或陶瓷外壳中，以确保半导体集成电路芯片在各种恶劣条件下正常工作。 无论是单芯片封装前的裸芯片，还是多个裸芯片装载在多层布线板上的多芯片组件(MCM),在不经封装的状态下，由于空气中湿气和氧的影响，半导体集成电路元件表面及多层布线板表面的导体图形及电极等，会随时受到氧化的腐蚀，使其性
能退化。因此，无论是单芯片封装还是MCM制造，在整个工 艺过程中，应避免在空气中放置，而应在氮气气箱等非活性气 氛中加以保护。否则，会出现半导体元件的内侧引线凸点因氧 化而难以键合，多层布线板的导体电极因氧化而不能钎焊等问 题。 即使已完成了微互连，不经封装而在含有湿气的空气中工作加之迁移现象，半导体元件及多层布线板上的导体电路会发生突然短路。因此，多层布线板及半导体元件表面露出的导体图形必须与外界气氛隔绝。无论对于单个使用的裸芯片还是MCM，封装都是必不可少的。 封装除对混合电路起机械支撑、防水和防磁、隔绝空气等的作用外，还具有对芯片及电连接的物理保护、应力缓和、散热防潮、尺寸过渡、规格标准化等多种功能。 下面介绍几种混合集成电路中的新型封装工艺 一、非气密性树脂封装技术 1、单芯片封装 单芯片封装分气密性封装型和非气密性封装型两大类：前者包括金属外壳封接型、玻璃封接型(陶瓷盖板或金属盖板)、钎焊(Au/Sn共晶焊料)封接型；后者包括传递模注塑封型、液态树脂封装型、树脂块封装型等。其中传递模注塑封法价格便宜，便于大批量生产，目前采用最为普遍。 传递模注塑封技术