当前位置：文档之家 › 集成电路制造工艺课件——芯片制造流程课件PPT

集成电路制造工艺课件——芯片制造流程课件PPT

  • 格式：ppt
  • 大小：11.28 MB
  • 文档页数：99

下载文档原格式

  / 99

合集下载

集成电路的基本制造工艺PPT培训课件

集成电路的基本制造工艺PPT培训课件

二氧化硅、氧化铝等是集成电路制造中常用的介质材料，用于隔离不同器件和层间绝缘。
氧化物
氮化硅、氮化硼等是具有高硬度、高熔点和高化学稳定性的介质材料，常用于保护和钝化表面。
氮化物
介质材料
金属材料
铜
铜是目前集成电路中主要的互连材料，具有低电阻、高可靠性等优点。
铝
铝是早期集成电路中常用的互连材料，具有成本低、延展性好等优点。
详细描述
集成电路的发展历程
集成电路的应用领域
总结词：集成电路的应用领域非常广泛，包括通信、计算机、消费电子、工业控制、医疗器械等。随着技术的不断发展，集成电路的应用领域还将不断扩大。
02
集成电路制造工艺流程
前道工艺流程
通过物理或化学气相沉积等方法在衬底上形成薄膜，作为集成电路的基本材料。
利用光刻胶和掩膜板，将设计好的电路图案转移到衬底上。
合金材料
金、银、铂等贵金属和铜、镍等贱金属的合金材料在集成电路制造中也有应用，用于提高器件性能和可靠性。
光刻胶是集成电路制造中最关键的材料之一，用于图形转移和掩膜。
光刻胶
研磨料用于表面处理和研磨，以实现平滑和洁净的表面。
研磨料
其他材料
04
集成电路制造设备与技术
光刻设备
用于将电路图案转移到晶圆片上，包括曝光机和光刻机等。
制造设备
随着集成电路的集成度不断提高，制程技术不断向纳米级别发展，目前已经达到纳米级别。
纳米制程技术
新型材料如碳纳米管、二维材料等在集成电路制造中的应用逐渐增多，为集成电路的发展提供了新的可能性。
新型材料应用
通过将多个芯片堆叠在一起，实现更高速的信号传输和更低的功耗，成为集成电路制造技术的重要发展方向。

集成电路制造工艺PPT课件

集成电路制造工艺PPT课件

40
净化厂房
精选
41
芯片制造净化区域走廊
精选
42
投 影 式 光 刻 机
Here in the Fab Two Photolithography area we see one of
our 200mm 0.35 micron I-Line Steppers. this stepper can
image and align both 6 & 8精i选nch wafers.
精选
最快速度：2.4GHz
24
集成电路的分类
–器件结构类型 –集成度 –电路的功能 –应用领域
精选
25
按器件结构类型分类
• 双极集成电路：主要由双极型晶体管构成
–NPN型双极集成电路
–PNP型双极集成电路
• 金属-氧化物-半导体(MOS)集成电路：主要由 MOS晶体管(单极型晶体管)构成
–NMOS
and SemiTool in 1995. Again these are the world's first 300mm wet
process cassettes (that can be spin rin精s选e dried).
44
12 英 寸 氧 化 扩 散 炉
As we look in this window we see the World's First true 300mm production
精选
18
❖ 集成电路单片集成度和最小特征尺寸的发展曲线
精选
19
精选
20
发展 阶段
主要特征 元件数/芯片
特征线宽(um)
栅氧化层厚度 (nm)

集成电路制备工艺课件(PPT 40页)

集成电路制备工艺课件(PPT 40页)
PVD可分為三种技術： (1)蒸鍍（Evaporation）； (2)分子束外延成長（Molecular Beam Epitaxy MBE）； (3)濺鍍（Sputter）
28
集成电路生产工艺：制膜
29
集成电路生产工艺：制膜
30
集成电路生产工艺：制膜 溅射镀膜
31
集成电路生产工艺
下面以N型硅上扩散硼制做二极管 为例，说明平面工艺的工艺流程。
1
Contents 集成电路的定义 集成电路的分类 集成电路的工艺
2
集成电路定义
集成电路（integrated circuit）是一种微 型电子器件或部件。采用一定的工艺， 把一个电路中所需的晶体管、二极管、 电阻、电容和电感等元件及布线互连一 起，制作在一小块或 几小块半导体晶片 或介质基片上，然后封装在一个管壳内， 成为具有所需电路功能的微型结构；其 中所有元件在结构上已组成一个整体， 使电子元件向着微小型化、 低功耗和高 可靠性方面迈进了一大步。它在电路中 用字母“IC”表示。
氧化膜的用途
光刻掩蔽（扩散掩蔽层，离子注入阻挡层） MOS管的绝缘 栅材料 电路隔离或绝缘介质，多层金属间介质 电容介质材料 器件表面保护或钝化膜
24
集成电路生产工艺：制膜
SiO2的制备方法 热氧化法
干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化 化学气相淀积法 热分解淀积法 溅射法
• 装配和封装 一旦所有制造与测试完成，芯片被从硅片上分离出电性能 良好的器件，进行封装。为芯片提供一种保护以便它能粘贴 到其他装配板上。
35
集成电路生产工艺:测试与封装
硅片测试
硅片测试是为了检验规格的一致性而在硅片级集成电路上进行的电学参数测量。

IC制造流程简介ppt课件

IC制造流程简介ppt课件
(2) Low Pressure CVD (LPCVD)
The growth temperature is around 400 0C to 750 0C. Better step coverage ability.
(3) Plasma Enhanced CVD (PECVD)
The growth temperature is under 400 0C. In the case of the Al deposition and non-thermal process.
感光材料：
正片－經過顯影(Development)，材料所獲得 的圖案與光罩上相同稱為正片。
負片－如果彼此成互補的關係稱負片
11
Photolithography Process - 1
Apply resist after priming (spinner)
Wafer
Resist
Wafer
Resist Oxide
23
Major Parameters In CMP
SiO2 CMP:
• Down Force • Rotating Speed (p) • Type of The Pad
Metal and Si CMP:
• pH Measurement
* The lower the force-speed ratio the better the planarity
19
Physical Vapor Deposition
Metal Target
Gas In
Plate
Collimator
DC
Wafer To The Vacuum Pump
20
Chemical Vapor Deposition

第一章集成电路的基本制造工艺ppt课件

第一章集成电路的基本制造工艺ppt课件
➢ 由于SOC（系统芯片）的出现，给IC设计者提出了 更高的要求，也面临着新的挑战：设计者不仅要懂系 统、电路，也要懂工艺、制造。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用

《芯片制造工艺》课件

《芯片制造工艺》课件
离子注入机则用于将杂质 离子注入到晶圆中的特定 区域，以改变材料的电学 性质。
刻蚀机和镀膜机则分别用 于在晶圆表面刻蚀和沉积 材料，形成电路和器件结 构。
封装设备
封装设备是将制造好的芯片封装在管壳中，以保护芯片 并便于使用。
塑封机用于将芯片封装在塑料或陶瓷管壳中，打标机则 用于在管壳上打上标识，便于识别和追踪。
芯片制造工艺技术
薄膜制备技术
01
02
03
化学气相沉积
利用化学反应在芯片表面 形成固态薄膜，常用方法 包括热 CVD、等离子体增 强 CVD 和原子层沉积。
物理气相沉积
通过物理方法将材料原子 或分子沉积到芯片表面， 形成固态薄膜，包括真空 蒸发镀膜和溅射镀膜。
分子束外延
在单晶基底上以单层原子 精度控制生长单晶薄膜的 技术。
光刻技术
光学光刻
利用光线透过掩模投射到光敏材 料上，形成电路图形的光刻技术
。
X 射线光刻
利用 X 射线通过掩模投射到光敏 材料上，形成电路图形的光刻技术 。
离子束光刻
利用离子束通过掩模投射到光敏材 料上，形成电路图形的光刻技术。
刻蚀技术
等离子刻蚀
利用等离子体进行刻蚀的技术，可以实现各向异性刻蚀。
存储器优势
三星电子在存储器领域具有显著优势，其DRAM和 NAND闪存芯片在全球市场份额中占据领先地位。
产业链拓展
三星电子不仅在芯片制造领域有所建树，还 通过拓展产业链，涉足手机、电视等电子产 品领域。
中芯国际的芯片制造工艺
1 2
成熟工艺技术
中芯国际在成熟工艺技术方面具有较强的实力， 能够提供多种制程技术的芯片制造服务。
主要包括塑封机、打标机、测试机等。 测试机则用于测试封装好的芯片性能是否符合要求。

《集成电路制造》课件

《集成电路制造》课件
详细描述
新材料的应用能够提高集成电路的集成度和运算 速度，同时降低能耗，延长设备的使用寿命。
新设备的应用
总结词
新设备的应用是推动集成电路制造技术进步的重要因素。
总结词
新设备的应用将促进集成电路制造的规模化和精细化。
详细描述
随着光刻、刻蚀等关键设备技术的不断突破，新一代的设 备如EUV光刻机、纳米压印设备等将进一步提高集成电路 的制造精度和效率。
2023-2026
ONE
KEEP VIEW
《集成电路制造》 PPT课件
REPORTING
CATALOGUE
目 录
• 集成电路制造概述 • 集成电路制造材料 • 集成电路制造设备 • 集成电路制造工艺 • 集成电路制造中的问题与对策 • 集成电路制造的未来发展
PART 01
集成电路制造概述
集成电路制造的定义
热处理设备种类
包括快速热处理、退火炉、氧化炉等。
热处理设备的作用
优化材料性能，提高集成电路的稳定性和可 靠性。
光刻设备
光刻设备
用于将设计好的电路图形转移到硅片 表面，是集成电路制造中的关键设备 之一。
光刻设备种类
包括接触式光刻机、接近式光刻机、 投影式光刻机等。
光刻原理
利用光敏材料和光的干涉、衍射等作 用，将电路图形从掩膜版转移到硅片 表面。
效益。
PART 06
集成电路制造的未来发展
新材料的应用
总结词
新材料的应用是集成电路制造未来发展的关键之 一。
总结词
新材料的应用有助于提高集成电路的性能和降低 能耗。
详细描述
随着科技的不断发展，新型半导体材料如碳纳米 管、二维材料等逐渐崭露头角，它们具有更高的 电子迁移率、更强的耐热性等特点，为集成电路 制造带来了新的可能性。

集成电路制造工艺PPT课件

集成电路制造工艺PPT课件

扩散
扩散由杂质、温度物质决定的扩散系数来决定。 替位式扩散：温度高，扩散系数低。
间隙式扩散：温度低，扩散系数高（比替位式扩散大 6~7个数量级），必须严防间隙杂质进入扩散、氧化、 退火系统。 选择性扩散：用氧化层作为杂质扩散的掩蔽层。 纵向扩散的同时，存在横向扩散。（0.8xj) 扩散方法主要有固态源扩散和液态源扩散。 两步扩散法：事先进行预扩散（预淀积）， 再扩散使扩散层推进到预期的深度（再扩散）。 扩散适于结较深（0.3m)、线条较粗（3m)器件。
亮场版和暗场版
曝光的几种方法
接触式光刻：分辨率较高， 但是容易造成掩膜版和光刻 胶膜的损伤。
接近式曝光：在硅片和掩膜 版之间有一个很小的间隙 (10～25mm)，可以大大减 小掩膜版的损伤，分辨率较 低。
投影式曝光：利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法，目前 用的最多的曝光方式。（特 征尺寸：0.25m)
工艺小结
图形转移： –光刻：接触光刻、接近光刻、投影光刻、电子束光刻 –刻蚀：干法刻蚀、湿法刻蚀
掺杂： –离子注入 退火 –扩散
制膜： –氧化：干氧氧化、湿氧氧化等 –CVD：APCVD、LPCVD、PECVD –PVD：蒸发、溅射
• 作为集成电路的隔离介质材料。 • 作为电容器的绝缘介质材料。 • 作为多层金属互连层之间的介质材料。 • 作为对器件和电路进行钝化的钝化 化学汽相淀积(Chemical Vapor Deposition)：通 过气态物质的化学反应在衬底上淀积一层薄膜材料 的过程。
–光刻胶受到特定波长光线的作用后，导致其化学 结构发生变化，使光刻胶在某种特定溶液中的溶解 特性改变。
正胶（曝光后可溶）：分辨率高，在超大规模集成 电路工艺中，一般只采用正胶。

芯片工艺流程.ppt

芯片工艺流程.ppt

2020/12/11
初级离子气体被吸收到硅片表面
单项工艺-CVD（3）
2020/12/11
初级离子气体在硅片表面分解
单项工艺-CVD（4）
2020/12/11
玻璃的解吸
单项工艺-CVD（5）
2020/12/11
单相工艺-离子注入（1）
2020/12/11
单相工艺-离子注入（2）
2020/12/11
。2020年12月11日星期五2020/12/112020/12/112020/12/11
• 15、会当凌绝顶，一览众山小。2020年12月2020/12/112020/12/112020/12/1112/11/2020
• 16、如果一个人不知道他要驶向哪头，那么任何风都不是顺风。2020/12/112020/12/11December 11, 2020
扩散层
一次氧化
2020/12/11
基区光刻
2020/12/11
干氧氧化
2020/12/11
离子注入
2020/12/11
基区扩散
2020/12/11
发射区光刻
2020/12/11
发射区预淀积
2020/12/11
发射区扩散（*）
2020/12/11
发射区低温氧化（*）
2020/12/11
2020/12/11
检查用显微镜
单项工艺-光刻(4)
清洗
淀积/生长隔离层
（SiO2 Si3N4 金属…）
匀胶
-HMDS喷淋（增加Si的粘性） -匀光刻胶
2020/12/11
单项工艺-光刻(5)
前烘
-增加黏附作用 -促进有机溶剂挥发
对版

集成电路制造工艺流程ppt课件

集成电路制造工艺流程ppt课件
LDD注入之后，先制作侧墙，然后再进行 P+（N+）有源区光刻、注入。
53
1.2.8 接触孔掺杂
为了改善有源区接触孔特性，在光刻接触 孔之后、回流之前，
用Nplus 版光刻，对接触孔进行N+注入 用Pplus 版光刻，对接触孔进行P+注入
BPSG
P+
N+
P-sub
P+ N-well N+
54
1.2.9 其它MOS工艺简介
6
引言
6. 代工工艺 代工（Foundry）厂家很多，如：
无锡上华（0.6/0.5 mCOS和4 mBiCMOS 工艺)
上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS
16
双极集成电路的基本制造工艺，可以粗 略的分为两类：一类为在元器件间要做隔离 区。隔离的方法有多种，如PN结隔离，全介 质隔离及PN结-介质混合隔离等。另一类为 器件间的自然隔离。
典型PN结隔离工艺是实现集成电路制 造的最原始工艺，迄今为止产生的各种双极 型集成电路制造工艺都是在此工艺基础上改 进而来的。
P-Sub
37
1.2.2 N阱硅栅CMOS工艺主要流程 3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
38
1.2.2 N阱硅栅CMOS工艺主要流程 4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
39
1.2.2 N阱硅栅CMOS工艺主要流程 5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区 注入）

集成电路制造工艺流程33140PPT课件

集成电路制造工艺流程33140PPT课件

完整版PPT课件
18
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求：
1。 杂质浓度大
SiO2
2。高温时在Si中的扩散系数小，
以减小上推 3。 与衬底晶格匹配好，以减小应力
N+-BL
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
N P
NPN
PNP
完整版PPT课件
16
NPN晶体管刨面图
SiO2
B
N+ E
AL C
P
P+
P+
N-epi
N+-BL
P-SUB
完整版PPT课件
17
1.衬底选择
P型Si ρ 10Ω.cm 111晶向,偏离2O~5O
晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始， 经由电弧炉的提炼还原成 冶炼级的硅，再经由 盐酸氯化，产生三氯化硅，经蒸馏纯化后，透 过慢速分 解过程，制成棒状或粒状的「多晶 硅」。一般晶圆制造厂，将多晶硅融解 后，再 利用硅晶种慢慢拉出单晶硅晶棒。一支85公分 长，重76.6公斤的 8寸 硅晶棒，约需 2天半 时间长成。经研磨、抛光、切片后，即成半导 体之原料 晶圆片
0.5um 1 10 100 1000
5.0um NA NA NA 7
完整版PPT课件
12
半导体元件制造过程
前段（Front End）制程---前工序
晶圆处理制程（Wafer Fabrication； 简称 Wafer Fab）
完整版PPT课件
13
典型的PN结隔离的掺金TTL电路工艺流程

芯片工艺流程ppt课件

芯片工艺流程ppt课件

扩散/氧化进炉实景图
整理版课件
9
单项工艺-扩散(3)
扩散工序作业现场
整理版课件
10
单项工艺-光刻(1)
先进光刻曝光设备
整理版课件
11
单项工艺-光刻(2)
现场用光刻曝光设备
整理版课件
12
单项工艺-光刻(3)
检查用显微镜
整理版课件
13
单项工艺-光刻(4)
清洗
淀积/生长隔离层
（SiO2 Si3N4 金属…）
匀胶
-HMDS喷淋（增加Si的粘性）
-匀光刻胶
整理版课件
14
单项工艺-光刻(5)
前烘
-增加黏附作用 -促进有机溶剂挥发
对版
-对每个圆片必须按要求对版
匀胶
-用弧光灯将光刻版上的图案转 移到光刻胶上。
整理版课件
15
单项工艺-光刻(6)
显影/漂洗
-将圆片进行显影/漂洗，不需要的 的光刻胶溶解到有机溶剂。
27
单相工艺-蒸发（3）
整理版课件
28
单相工艺-清洗
整理版课件
29
基础认知
整理版课件
30
衬底材料
外延层
扩散层
整理版课件
31
一次氧化
整理版课件
32
基区光刻
整理版课件
33
干氧氧化
整理版课件
34
离子注入
整理版课件
35
基区扩散
整理版课件
36
发射区光刻
整理版课件
37
发射区预淀积
整理版课件
单项工艺-CVD（4）
玻璃的解吸
整理版课件
21
单项工艺-CVD（5）
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
离基与材料发生化学反应，形成挥发物，实现刻蚀。 选择性好、对衬底损伤较小，但各向异性较差
• 反应离子刻蚀(Reactive Ion Etching，简称为 RIE)：通过活性离子对衬底的物理轰击和化学 反应双重作用刻蚀。具有溅射刻蚀和等离子 刻蚀两者的优点，同时兼有各向异性和选择 性好的优点。目前，RIE已成为VLSI工艺中应 用最广泛的主流刻蚀技术
N+
P+
有源区
集成电路的内部单元(俯视图)
晶体管光学照片
8mm低噪声放大器版图
晶体管SEM照片
沟道长度为0.15微米的晶体管 栅长为90纳米的栅图形照片
100 m 头发丝粗细
30m
50m 30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
N沟道MOS晶体管
CMOS集成电路(互补型MOS集成电路)： 目前应用最为广泛的一种集成电路，约占 集成电路总数的95%以上。
集成电路制造工艺
• 图形转换：将设计在掩膜版(类似于照相
底片)上的图形转移到半导体单晶片上
• 掺杂：根据设计的需要，将各种杂质掺杂
在需要的位置上，形成晶体管、接触等
• 制膜：制作各种材料的薄膜
杂质掺杂
• 掺杂：将需要的杂质掺入特定的半 导体区域中，以达到改变半导体电 学性质，形成PN结、电阻、欧姆接 触
行为仿真
是
综合、优化——网表
否 时序仿真
是 布局布线——版图
—设计业—
后仿真 是
Sing off
集成电路芯片设计过程框架
否
From 吉利久教授
芯片制造过程 —制造业—
硅片
用掩膜版 重复
20-30次
由氧化、淀积、离子注入或蒸 发形成新的薄膜或膜层
曝光 刻蚀
测试和封装
集成电路芯片的显微照片
Vss பைடு நூலகம்oly 栅 Vdd 布线通道 参考孔
例如
f T＝25 GHz晶体管 硅要60微安电流
SiGe要20微安电流
用SiGe 材料制成的晶体管和RF电路有极低的 噪声。
• 集成电路设计与制造的主要流程框架
系 统 需 求 设计
掩膜版
芯片制造 过程
芯片检测 封装 测试
单晶、外 延材料
集成电路的设计过程：
设计创意
功能要求
+ 仿真验证
行为设计（VHDL） 否
• 铜互连：
随着ULSI规模的扩大，在0.18微米特征 尺寸以下，器件之间的引线延迟会超过 晶体管本身的延迟。此外，噪声、功率 耗散和电迁移等问题也为将铜互连和低K 介质的应用提到日程上来。
优点——铜比铝电阻率低40％
缺点——不好腐蚀、容易氧化、
快扩散杂质易引起漂移和漏电。
• SiGe :
在SiGe 材料中随着Ge成分的增加，其禁带宽度 从硅的1.17电子伏递减到锗的0.67电子伏，能 带宽度的变化降低了材料的电阻率。用SiGe 材 料制成的晶体管在射频领域（f T>50 GHz)显示 了极强的竞争优势。
三种光刻方式
图形转换：光刻
• 超细线条光刻技术
–甚远紫外线(EUV) –电子束光刻 –X射线 –离子束光刻
图形转换：刻蚀技术
• 湿法刻蚀：利用液态化学试剂或溶
液通过化学反应进行刻蚀的方法
• 干法刻蚀：主要指利用低压放电产
生的等离子体中的离子或游离基(处于 激发态的分子、原子及各种原子基团 等)与材料发生化学反应或通过轰击等 物理作用而达到刻蚀的目的
图形转换：光刻
• 光刻三要素：光刻胶、掩膜版和光刻机
– 光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体 树脂和有机溶剂等混合而成的胶状液体
– 光刻胶受到特定波长光线的作用后，导致其化学结 构发生变化，使光刻胶在某种特定溶液中的溶解特 性改变
• 正胶：分辨率高，在超大规模集成电路工艺
中，一般只采用正胶
750M 1.2G 2G
256M 1G 4 G
2.5 1.8 1.5
4~5 3~4 2~3
50～ 36～ 26～ 100 72 52
5
6～7 7
3.0～ 2.5～ 2.5～ 4.1 3.5 3.0
22 22～ 24
100 70 3.5G 5G 16 G 64 G 1.2 0.9 1.5~2 1~1.5 20～ 15～ 40 30 7～8 8～9 2.0～ <2.0 3.0 24～ 26
微电子技术的重大进步
• 超微细加工： 248nm KrF准分子激光光源的光刻机实现了0.18
－0.15微米的曝光 193nm ArF光源的光刻机实现了0.13
微米的曝光 适应0.1微米以下的157nm 光源的光刻机实现 下一代（NGL）光刻技术如电子束直写和投影、
X射线、极紫外线（EUV）曝光和离子束曝光技术 等也在不断进步
图形转换：刻蚀技术
• 湿法腐蚀：
– 湿法化学刻蚀在半导体工艺中有着广泛 应用：磨片、抛光、清洗、腐蚀
– 优点是选择性好、重复性好、生产效率 高、设备简单、成本低
– 缺点是钻蚀严重、对图形的控制性较差
干法刻蚀
• 溅射与离子束铣蚀：通过高能惰性气体离子的物
理轰击作用刻蚀，各向异性性好，但选择性较差
• 等离子刻蚀(Plasma Etching)：利用放电产生的游
• 负胶：分辨率差，适于加工线宽≥3m的线条
正胶：曝光 后可溶
负胶：曝光 后不可溶
图形转换：光刻
• 几种常见的光刻方法
– 接触式光刻：分辨率较高，但是容易造 成掩膜版和光刻胶膜的损伤。
– 接近式曝光：在硅片和掩膜版之间有一 个很小的间隙(10～25m)，可以大大减 小掩膜版的损伤，分辨率较低
– 投影式曝光：利用透镜或反射镜将掩膜 版上的图形投影到衬底上的曝光方法， 目前用的最多的曝光方式
• 半导体产业严重依赖于技术基 础——微电子集成技术，特别是 ＭＯＳ集成电路技术的不断进步。
特征尺寸 时钟频率 (Ｈz) DRAM (bit/chip) 电压电压（V） 栅氧厚度（nm) 源漏结深（nm)
布线层数 层间介电常数
光刻掩膜数
1997 1999 2001 2003 2006
250 180 130
集成电路制造工艺
2
微电子的发展史及动态
• 1947年第一个晶体管发明
５0年代：晶体管时代
铝栅PMOS器件结构
80年代：VLSI－提高效率和质量
• MOSEFT集成电路超过双极IC; CMOS取代NMOS
• 在个人电脑、移动通信、
国际互联网、信息家电的牵引 下，世界半导体市场空前发展， 信息产业已发展成为全球经济的 第一大支柱。