当前位置：文档之家 › 《DSP处理器及应用》复习题讲课教案

《DSP处理器及应用》复习题讲课教案

  • 格式：doc
  • 大小：87.00 KB
  • 文档页数：14

《DSP处理器及应用》复习题 精品文档

收集于网络，如有侵权请联系管理员删除 《DSP处理器及应用》总复习题

一、单项选择题

1、对于TMS320C54x系列DSP芯片，下列说法正确的是( ) 。

A、 专用型DSP B、 32位DSP C、 定点型DSP D、 浮点型DSP

2、下面对一些常用的伪指令说法正确的是：（ ）。

A、 .def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号；

B、 .ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号；

C、.sect命令定义的段是未初始化的段；

D、 .usect命令定义的段是未初始化的段。

3、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的

哪些辅助寄存器如果使用到了是非法的（ ）。

A、 AR2 B、 AR4 C、 AR5 D、 AR6

4. C54x DSP的流水线是由（ ）级（也即是由多少个操作阶段）组成。

A、 4 B、6 C、 8 D、 10

5、C54x进行32位长数据读操作时使用的数据总线是（ ）。

A、CB和EB B、EB和DB C、CB和DB D、 CB、DB 和EB

6、以下哪种方法不能清除中断标志寄存器中的中断标志位（ ）。

A、 硬件复位 B、 软件复位

C、软件置位IFR寄存器中的标志位 D、 软件清零IFR寄存器中的标志位

7、执行指令PSHM AR5之前SP = 03FEH,则指令执行后SP =（ ）。

A、03FDH B、03FFH C、03FCH D、0400H

8、当硬件复位后，CPU将从下面的那个地址执行程序（ ）。

A、0FF80H B、0000H C、0080H D、0FF00H

9、C54x DSP采用改进型的哈佛结构，围绕几条几位总线建立（ ）。

A、8,16 B、16,8 C、8,8 D、16,16

10、C54x DSP的32个中断源分为14级，其中（ ）级别最高。

A、INTR B、NMI C、RS D、INT0

11、能将各指令的各个步骤重叠起来执行的是（ ）。

A、 DAG B、硬件乘法器 C、DMA D、流水技术

12、DSP硬件设计又称为目标板设计，是基于（ ）全面考虑的基础上完成的。

A、算法需求分析 B、成本和体积

C、功耗核算 D、算法需求分析和成本、体积、功耗核算 精品文档

收集于网络，如有侵权请联系管理员删除 13、（ ）就是将输入的信号序列按规定的算法处理之后得到所希望的输出序列的过程。

A、 数字滤波 B、 滤波器 C、 DC D、 模拟滤波器

14、在IP电话系统中，DSP的作用是将连续的语音流转换成适于在以（ ）为基础的网络上可靠传输的形式。

A、 分组交换 B、 电路交换 C、 数据包 D、 流量

15、TMS320C54x DSP的ALU的数据宽度是（ ）。

A、 8位 B、16位 C、 40位 D、32位

16、 TMS320C54X DSP共有129条指令，分为（ ）大类。

A、6 B、5 C、4 D、3

17、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是( )

A、 需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0

B、 需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1

C、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0

D、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置1

18、TMS320C54X DSP最多可与( ) 个器件进行时分串行通信。

A、16 B、8 C、4 D、7

19、下面对一些常用的伪指令说法正确的是：（ ）

A、.def所定义的符号，是在当前模块中使用，在别的模块中定义的符号

B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号

C、.sect命令定义的段是未初始化的段

D、.usect命令定义的段是未初始化的段

20、TMS320C54X DSP具有几个几位的累加器（ ）

A、 2，40 B、1，40 C、2，32 D、1，32

21、TMS320C54x DSP微处理器采用的是什么结构( ) 。

A、 哈佛结构 B、冯*诺伊曼结构 C、 矩阵结构 D、 以上都不是

22、TMS320C54x DSP主要用在什么领域（ ）。

A、 自动控制 B、 语音处理 C、浮点运算 D、图像处理

23、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的

哪些辅助寄存器如果使用到了是非法的（ ）。 精品文档

收集于网络，如有侵权请联系管理员删除 A、 AR2 B、 AR4 C、 AR5 D、 AR6

24. C54X DSP的流水线是由（B ）级（也即是由多少个操作阶段）组成。

A、 4 B、6 C、 8 D、 10

2 5、下列TMS320C54x的中断，不是可屏蔽中断的是 （ D ）。

A、 RINT0 B、 HPIINT C、 DMAC4 D、 .reset

26、TMS320C54x中累加器分为三个部分，低位字，高位字和保护位，其中保护位字是指（ ）。

A、15-0位 B、31-16位 C、39-32位

D、39-23位

27、TMS320C54x中，ALU的数据宽度是（ ）。

A、 40位 B、32位 C、 16位 D、8位

2 8、TMS320C54x的立即数寻址中，长立即数寻址的长度是 （ ）。

A、 16位 B、 9位 C、8位 D、 5位

29、TMS320C54x汇编语言中，用于定义未初始化段的是（ ）。

A、 .sect B、 .bss C、 .text D、 .date

30、 下列哪个浮点数表示的是无效的数（ ）。

A、 .99e9 B、 9.e99 C、 99e9 D、 99.e9

二、判断题（正确的划“√”，错误的划“×” ）

1． TMS320C54X DSP缓冲串行接口是在同步串口基础上，增加了一个自动缓冲单元，主要提供灵活的数据串长度，并降低服务中断开销。 （ ）

2．循环缓冲区是一个滑动窗，包含最近的数据，若有新的数据到来，它将覆盖旧的数据。 （ ）

3．浮点DSP与定点DSP相比，价格便宜、功耗较小、运算精度稍低。

（ ）

4．TMS320C54X DSP的40位ALU和累加器，仅支持16位算术运算。

( ）

5．C5000系列DSP低功耗、大运算量，主要用于便携式信息处理终端产品。

（ ）

6．C54x的CPU的供电电压是1.8V。

（ ）

7．RPTZ #99，则下一条指令将执行99次。

（ ）

8．C54x DSP主机接口HPI是16位的并行口。

（ ） 精品文档

收集于网络，如有侵权请联系管理员删除 9．WRITA指令可以实现DM区的数据写入PM区。

（ ）

10．C54x在OVLY=1表示RAM可以映射到PM区。

（ ）

11、浮点DSP与定点DSP相比，价格便宜、功耗较小、运算精度稍低。

合集下载

DSP原理及应用课后习题答案

DSP原理及应用课后习题答案

DSP原理及应用课后习题答案

简述DSP芯片的主要特点

哈彿结构•一将程序和数据存储在不同的存赭空河中.即程序存储器和数据存储器足两个相互独立的存赭器.毎个存储器 独立编址.独立访问.

多总线结构…保证在一个机器周期内可以多次访问程序存僦空何和数据存储空何.

揣令系统的流水线操作••减少描令执行时仙・增强处理器的处理能力•取址.译码.取操作和执行四个阶段。

少用的礎件乘法器••使乘法累加运畀能在单个周期内完成.

特殊的DSP描令.抉速的描令周期、玦件配18强。

详细描述冯诺依曼结构和哈佛结构，并比较不同？

河诺依曼结构••数据和程序共用总线和存储空间.在某一时刻.只能谀写程序或者饯写数据.将播令.数据、地址存储在 同一个存储器统一編址.依鏗折令计数器提供的地址来区分是描令•数据还是地址•取揣令和IR操作数都访问同一存鯨器.数 据吞叶率低.

哈佛结构••一将程用和数据存储在不同的存赭空徇中.即程序存储器和数据存储器足两个相互独立的存锚器.每个存储器

独立编址.独立访问.改进的还允许在程序存储空何和数据存赭空何之间相互传送数据。

DSP系统的设讣过程？

确定DSP系统设计的性能描标进行览浓优化与模拟：选择DSP芯片和外用芯片：进行皱件电路的设计：进行软件设计: 逬行软硕件综合调试.

请描述TMS320C54X的总线结构？

C54X采用先进的哈佛结沟并具有八组总线•其曲立的程序总线和数据总线允许同时渎取描令和操作数.实现高度的并行操作’ 程序总线PB传送从程序存储器来的指令代码和立即数.

3组数据总线连按各种元器件.CB和DB总线传送从数据存储器读出的操作数.EB总线传送写入到存储器中的数据•(1分)

4组地址总线PAB\CAB\DAB\E.AB传送执行抬令所滞的地址。

TMS320C54X片内存储器一般包括哪些种类？如何配置片内存储器？

C54X片内存僦器一般包括两种类型：ROM(只优存锚器).RAM｛随机访何存储器人RAM又町分为双访何DARAM和单 访问SARAM .

实验三汇编语言程序设计1数字信号处理器DSP原理及应用教学课件

实验三汇编语言程序设计1数字信号处理器DSP原理及应用教学课件

百度文库 - 让每个人平等地提升自我

1 实验三 汇编语言程序设计（1）

一．实验目的：

1．熟悉TMS320C54x软件开发过程（小数乘法、加法、乘加结果是否溢出的处理）：

2．熟悉CCS的调试手段（运行时间、单步运行确定程序的流程和指令作用）和参考资料来理解程序指令功能。

3．由已有资料修改程序

二．实验内容

1．熟悉书上第5章例17所示的“64位加法和减法运算”，具体工程建立和调试过程如本实验附录所示：步骤（3）、步骤（7）和步骤（8）提到的问题；

2．完成书节例19程序的验证，并说明结果；

3．完成书节例13、14程序的验证，验证书上所述结论。

三．实验步骤

（1）打开“Setup CCS 2 ('C5000)”，配置为“C54xx Simulator”，并保存配置；

（2）进入CCS，建立工程，并建立""和""文件（源代码如下），将两文件添加到工程中：

1）源代码：

.title ""

.mmregs

STACK .usect "STACK", 10h

.bss w3,2,1,2

.bss w1,2,1,2

.bss x3,2,1,2

.bss x1,2,1,2

.bss y3,2,1,2

.bss y1,2,1,2

.bss z3,2,1,2

.bss z1,2,1,2

.def main

.data

table: .long 54210AB2h

.long 0A10B1984h

.long 0A20C8747h

.long 0B50C8743h

.long 98410AB8h

DSP原理及应用课后习题答案 2

DSP原理及应用课后习题答案 2

简述DSP芯片的主要特性之阳早格格创做

哈佛结构----将步调战数据死存正在分歧的死存空间中，即步调死存器战数据死存器是二个相互独力的死存器，每个死存器独力编址，独力考察.

多总线结构---包管正在一个呆板周期内不妨多次考察步调死存空间战数据死存空间.

指令系统的流火线支配--缩小指令真止时间，巩固处理器的处理本领.与址，译码，与支配战真止四个阶段.

博用的硬件乘法器--使乘法乏加运算能正在单个周期内完毕.

特殊的DSP指令、赶快的指令周期、硬件摆设强.

仔细形貌冯诺依曼结媾战哈佛结构，并比较分歧？

冯诺依曼结构--数据战步调共用总线战死存空间，正在某一时刻，只可读写步调大概者读写数据.将指令、数据、天面死存正在共一个死存器统一编址，依赖指令计数器提供的天面去区别是指令‘数据仍旧天面，与指令战与支配数皆考察共一死存器，数据吞吐率矮.

哈佛结构----将步调战数据死存正在分歧的死存空间中，即步调死存器战数据死存器是二个相互独力的死存器，每个死存器独力编址，独力考察.矫正的还允许正在步调死存空间战数据死存空间之间相互传递数据.

DSP系统的安排历程? 决定DSP系统安排的本能指标；举止算法劣化与模拟；采用DSP芯片战中围芯片；举止硬件电路的安排；举止硬件安排；举止硬硬件概括调试.

请形貌TMS320C54x的总线结构？

C54X采与进步的哈佛结构并具备八组总线, 其独力的步调总线战数据总线允许共时读与指令战支配数，真止下度的并止支配.

步调总线PB传递从步调死存器去的指令代码战坐时数.

3组数据总线对接百般元器件.CB战DB总线传递从数据死存器读出的支配数，EB总线传递写进到死存器中的数据.(1分)

4组天面总线PAB\CAB\DAB\EAB传递真止指令所需的天面.

TMS320C54x片内死存器普遍包罗哪些种类？怎么样摆设片内死存器？

C54X片内死存器普遍包罗二种典型：ROM(只读死存器)，RAM(随机考察死存器).RAM又可分为单考察DARAM战单考察SARAM.

DSP原理及应用课程重点知识讲解

DSP原理及应用课程重点知识讲解

1、简述DSP系统的构成和工作过程。

答：DSP系统的构成：

一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等。

DSP系统的工作过程：

①将输入信号x(t)经过抗混叠滤波，滤掉高于折叠频率的分量，以防止信号频谱的混叠。

②经过采样和A/D转换器，将滤波后的信号转换为数字信号x(n)。

③数字信号处理器对x(n)进行处理，得数字信号y(n)。

④经D/A转换器，将y(n)转换成模拟信号；

⑤经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。

2、简述DSP系统的设计步骤。

答：①明确设计任务，确定设计目标。

②算法模拟，确定性能指令。

③选择DSP芯片和外围芯片。

④设计实时的DSP芯片系统。

⑤硬件和软件调试。

⑥系统集成和测试

3、 TMS320C54X芯片的基本结构都包括哪些部分？

答：①中央处理器

②内部总线结构

③特殊功能寄存器

④数据存储器RAM

⑤程序存储器ROM

⑥I/O口

⑦串行口

⑧主机接口HPI

⑨定时器

⑩中断系统

4、TMS320C54X芯片的CPU主要由哪几部分组成？

答：①40位的算术运算逻辑单元（ALU）。

②2个40位的累加器（ACCA、ACCB）。

③1 个运行-16至31位的桶形移位寄存器。

④17×17位的乘法器和40位加法器构成的乘法器-加法器单元（MAC）。

⑤比较、选择、存储单元（CSSU）。

⑥指令编码器。

⑦CPU状态和控制寄存器。

0、TMS320VC5402共有多少可屏蔽中断？它们分别是什么？RS和NMI属于哪一类中断源？

答：TMS320VC5402有13个可屏蔽中断，RS和NMI属于外部硬件中断

1.‘C54参数

指令周期：即执行一条指令所需的时间，通常以ns（纳秒）为单位.

MAC时间：即完成一次乘法-累加运算所需要的时间。

FFT执行时间：即运行一个N点FFT程序所需的时间