Chap5 时序机

第5章 通用时序电路模块及应用

 寄存器和计数器是重要的时序电路模块（SEQUENTIAL CIRCUIT MODELS），是构成数字系统和计算机的重要组成部分。

 寄存器常用于数字系统中数据的暂存和传输。

计数器除用于计数外，还对时序电路操作序列的跟踪和控制发挥重要作用。它们同时都是构成CPU的重要基础模块。

 通用时序电路模块由门电路与触发器组合构成，其特点是由多个或多级相同的单元电路构成。

 这些模块可用于构造标准的TTL系列器件，也可作为VLSI设计库中的功能块。

5.1 寄存器 (Registers)

 用于数据存储。可用各类触发器构成。

 n位数据寄存器需用n个触发器。

 寄存器必须附加组合逻辑电路以实现数据的保持、更新和移动能力。

5.1.1寄存器的输入与输出

 寄存器数据加载（loading）：并行或串行。

 寄存器数据输出：并行和串行输出。并行输出寄存器所存数据可同时访问，而串行输出一次只能访问寄存器所存数据的最低或最高位一位。

 寄存器与寄存器外部的数据交换存在四种型式：并入并出；串入串出；并入串出；串入并出。串行数据操作一个数据段须花费多个时钟周期，但只须一条数据传输线。并行数据操作一个数据段只须一个时钟周期，但需要多条数据传输线。

5.1.2寄存器逻辑原理构成

可以用任何类型触发器构成寄存多位数据的寄存器。

例：图5.1

 D触发器构成。

 并入并出。

 共同时钟端，时钟正沿触发加载数据。

 外部清0控制信号Clear：低有效，异步（立即有效）。

 将控制信号Clear和时钟信号合理配合使用，可根据需求对寄存器进行数据并行加载和置0操作  符号表示图5.1(b)。

DCRDCRDCRDCRQ0Q1Q2Q3REGClearD0D1D2D3Q0Q1Q2Q3(b)Symbol(c)Load control inputC inputs(clock inputsof flip-flops)LoadClockD0D1D2D3ClockClear(a)Logic diagram(d)Timing diagramClockLoadC inputs

路漫漫其修远兮，吾将上下而求索 - 百度文库

1 实验五 设计时序图模型

产生时序图的方法与产生用例图的方法类似。设计时序图时，可以在角色和对象之间、对象和对象之间定义消息。但两个角色之间一般不定义消息，如果做了定义，在检查模型时，系统会自动删除，并提出警告。如果消息的发送者和接收者是同一个对象，称为递归消息。

为建立时序图，可按以下步骤进行：

步骤1：在OOM设计窗口New对话框右侧的First diagram栏中选择Sequence

Diagram (时序图) 图形类别。

步骤2：单击“确定”按钮，进入时序图设计工作区。这时，Palette面板上的时序图消息类型工具及其他基本构件工具如图5.1所示。

(1) 产生不同类型的消息

在时序图中可以定义不同类型的消息，具体方法是：

步骤1：在时序图的Palette工具面板中选择6种类型消息工具之一。

例如，在时序图设计工作区中加入一个Actor和一个Object，然后单击Message工具，再单击消息发送者的生命线，拖动鼠标至消息接收者的生命线后释放鼠标。然后，单击右键释放Message工具。在消息的发送者和接收者的生命线间产生一条消息线 (图5.2) 。

步骤2：双击消息图形符号，打开消息属性窗口，见图5.3。在Name和Code栏中输入消息的名称和代码，并在Control flow下拉列表中选择控制的类型。定义完毕后，单击“确定”按钮，返回到时序图工作区。 路漫漫其修远兮，吾将上下而求索

-

百度文库

2 Object 对象Activation 激活Self Massage 递归消息Self Call Message 带有激活期的递归消息Self Return Message 递归返回消息Actor 执行者Message 消息Call Message 带有激活期的消息Return Message 返回消息

图5.1 时序图消息类型工具 图5.2 建立一条消息线

第5章时序逻辑电路

5.1时序逻辑电路的基本概念

1. 时序逻辑电路的结构及特点

时序逻辑电路在任何时刻的输出状态不仅取决于当时的输入信号，还与电路 的原状态冇关，触发器就是最简单的吋序逻辑电路，时序逻辑电路中必须含冇存 储电路。吋序电路的基木结构如图5. 1所示，它由组合电路和存储电路两部分 组成。

图5. 1 时序逻辑电路框图

时序逻辑电路具冇以下特点：

（1） 时序逻辑电路通常包含组合电路和存储电路两个组成部分，而存储电路要 记忆给定时刻前的输入输出信号，是必不可少的。

（2） 吋序逻辑电路屮存在反馈，存储电路的输出状态必须反馈到组合电路的输 入端，与输入信号一起，共同决定组合逻辑电路的输出。

2. 时序逻辑电路的分类

（1） 按时钟输入方式

时序电路按照时钟输入方式分为同步时序电路和异步时序电路两大类。同步 吋序电路屮，各触发器受同一吋钊|控制，其状态转换与所加的吋钟脉冲信号都是 同步的；异步时序电路中，各触发器的时钟不同，电路状态的转换有先有后。同 步时序电路较复杂，其速度高于异步时序电路。

（2） 按输出信号的特点

根据输出信号的特点可将时序电路分为米里（MeMy）型和摩尔（Moore）型 两类。米里型电路的外部输出Z既与触发器的状态0有关，又与外部输入/有 关。而摩尔型电路的外部输出Z仅与触发器的状态0'有关，而与外部输入X无 关。

(3) 按逻辑功能 时序逻辑电路按逻辑功能可划分为寄存器、锁存器、移位寄存器、计数器和节拍 发生器等。

3. 时序逻辑电路的逻辑功能描述方法

描述一个时序屯路的逻辑功能可以采用逻辑方程组(驱动方程、输出方程、 状态方程)、状态表、状态图、吋序图等方法。这些方法可以相互转换，而且都 是分析和设计时序电路的基本工具。

5.2时序逻辑电路的分析方法和设计方法

1. 时序逻辑屯路的分析步骤

(1) 首先确定是同步还是异步。若是异步，须写出各触发器的吋钟方程。

《数字电子技术》教案

第5章 时序逻辑电路

课程章节 第5章 时序逻辑电路 课时分配 5

教学目标 1.了解时序逻辑电路的基本概念。

2.掌握时序逻辑电路的特点及时序逻辑电路的一般分析方法。

3.掌握典型时序逻辑部件计数器和寄存器的工作原理。

4.掌握典型时序逻辑部件计数器和寄存器的逻辑功能。

5.掌握典型时序逻辑部件计数器和寄存器的集成芯片及其使用方法和典型应用。

6.掌握同步时序逻辑电路的设计方法。

教学重点、难点 1.时序逻辑电路的组成结构。

2.时序逻辑电路的状态表和状态图。

3.同步时序逻辑电路。

4.异步时序逻辑电路。

5.二进制计数器。

6.数码寄存器、移位寄存器。

授课方式 课堂讲授，板书

教学内容

1.时序逻辑电路的基本概念

2.时序逻辑电路的分析方法

3.计数器

4.数码寄存器与移位寄存器

5.同步时序逻辑电路的设计方法

教学过程 5.1时序逻辑电路的基本概念

1．时序逻辑电路的组成结构

时序逻辑电路一般包含组合逻辑电路、存储电路和反馈电路。其中，反馈电路可以将存储电路的输出状态反馈到组合逻辑电路的输入端，与输入信号共同决定整个电路的输出；存储电路则是将组合逻辑电路的输出状态作为输入信号存储到存储器件中。

存储器件是时序逻辑电路的重要组成部分，常用的存储器件主要有触发器、延迟线和磁性器件等。如图5-1所示为触发器构成的时序逻辑电路结构框图。

图5-1 触发器构成的时序逻辑电路结构框图

2．时序逻辑电路的分类：

（1）根据电路状态转换情况的不同，时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路。

（2）根据电路中输出变量是否和输入变量直接相关，时序逻辑电路可分为米里型电路和莫尔型电路。

3．时序逻辑电路的状态表和状态图

状态转换表和状态转换图：为了清晰地了解时序逻辑电路的逻辑功能和工作情况。

1）状态转换表

状态转换表类似于组合逻辑电路的真值表，它是将时序逻辑电路的输入变量、现态变量、次态变量和输出变量写入表格而形成的，因此也称为状态转换真值表。