03第2章8086微处理器

第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。

2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。

3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。

难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。

学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。

2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。

答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析

简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容

第2章 8086微处理器
BIU与EU的动作协调原则：
总线接口部件（BIU）和执行部件（EU）按以下流水 线技术原则协调工作，共同完成所要求的信息处理任务.
①每当8086的指令队列中有两个空字节，BIU就会自 动把指令取到指令队列中。其取指的顺序是按指令在程 序中出现的前后顺序。
②每当EU准备执行一条指令时，它会从BIU部件的 指令队列前部取出指令的代码，然后用几个时钟周期去 执行指令。在执行指令的过程中，如果必须访问存储器 或者I／O端口，那么EU就会请求BIU，进入总线周期， 完成访问内存或者I／O端口的操作；如果此时BIU正好处 于空闲状态，会立即响应EU的总线请求。如BIU正将某 个指令字节取到指令队列中，则BIU将首先完成这个取指 令的总线周期，然后再去响应EU发出的访问总线的请求 。
第2章 8086微处理器
③ 算术逻辑单元ALU
它是一个16位的运算器，可用于8位或16位二进制算术 和逻辑运算（与、或、非），也可按指令的寻址方式计算 寻址存储器所需的16位偏移量。
④ 数据暂存寄存器
它协助ALU完成运算，暂存参加运算的数据。
第2章 8086微处理器
⑤ EU控制电路
从总线接口的指令队列取出指令操作码，通过译码 电路分析，发出相应的控制命令，控制ALU数据的流 向。如果是运算操作，操作数经过暂存寄存器送入 ALU，运算结果经过ALU数据总线送到相应的寄存器 ，同时标志寄存器PSW根据运算结果改变状态。
图2-1 8086CPU实物图
8086 CPU是Intel公司1987年推出的一种 高性能的16位微处理器，是第三代微处理器的 代表。它有16根数据线和20根地址线，所以 可寻址的地址空间是220＝1MB，内部总线和 ALU全部为16位，可以进行8位和16位操作。

存储器交叉编址结构示意图
返回本节
2.2.2 物理地址的形成

1. 存储器的段结构 2. 物理地址的形成

1. 存储器的段结构

将1MB 的存储器空间分成若干个逻辑段，每个 段的容量 ≤ 64KB ，段内地址是连续的，因此 1MB 的存储空间可分成 16 个逻辑段（ 0 ～ 15 ）。 这样，一旦所需访问的段被确定以后，就采用 16位寻址方法在段内寻找要访问的存储单元。 段与段之间允许在整个空间浮动，即段与段之 间可以部分重叠、完全重叠、连续排列、断续 排列，编程人员使用起来非常灵活。
段基址在存储器中对应的分段情况
2. 物理地址的形成


为了得到20位的物理地址，先利用 存储器的分段技术得到逻辑地址，再 由逻辑地址变换为物理地址（又称绝 对地址）。逻辑地址一般表示为段基 址：偏移地址（如3000H：0200H）。 转换公式计算： 物理地址=段基址×16+偏移地址
8086物理地址的形成
1．总线接口部件BIU 总线接口部件的主要功能负责CPU与存储器、 I/O接口之间的信息传送。主要由4个段地址寄 存器 、指令指针寄存器IP 、20位地址加法器 、 6个字节的指令队列组成。 2．执行部件EU 执行部件的主要功能负责指令的执行。主要 由4个通用寄存器 、 4个专用寄存器 、 算术 逻辑单元ALU 、标志寄存器FR 组成。
非规则存放和规则存放
非规则存放： 对存放的字，其低位字节从奇数地址开始存放，其存放 的字称为字不对准存放。 规则存放： 对存放的字，其低位字节从偶数地址开始存放，其存放 的字称为字对准存放。
返回本节
THANK YOU VERY MUCH ！
本章到此结束，谢谢！
结 束