当前位置：文档之家 › 2.组合逻辑电路编码译码

2.组合逻辑电路编码译码

  • 格式：ppt
  • 大小：3.06 MB
  • 文档页数：13

下载文档原格式

  / 13

合集下载

组合逻辑电路

组合逻辑电路

Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y6 A2 A1A0 m6 Y7 A2 A1A0 m7
3. 5. 2二进制译码器的应用
一、用译码器实现组合逻辑电路
因为n个输入变量的二进制泽码器的输出为其对应的2n个最小 项(或最小项的反)，而任一逻辑函数均可表示为最小项表达 式(即标准与或式)的形式，故利用二进制泽码器和门电路可 实现单输出或多输出组合逻辑电路的设计。使用方法为:当泽 码器的输出为低电平有效时，选用与非门;当泽码器的输出为 高电平有效时，选用或门。
(4) 分析电路的逻辑功能。由真值表可以看出:当A, B输入状 态相同时，Y=0;当A同时，Y=1。故此电路具有异或门的逻 辑功能，所以该电路是由4B输入状态不个与非门构成的异或 逻辑电路。
上一页 下一页 返回
3.2 组合逻辑电路的分析
「例3.2.2]已知组合逻辑电路如图3.2.2所示，试分析该电路 的逻辑功能。
当输入A3=1时，低位片CT74LS138(1)因A3 =1而禁止泽码， 输出 Y0 ~ Y7 均为高电平1,高位片CT74LS138(2)工作，这时 输入A3A2A1A0 ，在1000~1111之间变化时， Y8 ~ Y15 对应的输 出端输出有效的低电平0。
中，I 7的优先级别最高，I6 次之，其余依此类推，I 0 的级别最 低。
上一页 下一页 返回
3. 4 编码器
也就是说，当 I7 =0时，其余输入信号不沦是0还是1都不起作 用，电路只对 I 7 进行编码，输出 Y2Y1Y0 = 000，此码为反码，其 原码为111，其余类推。可见，这8个输入信号优先级别的高 低次序依次为 I 7、I 6、I 5、I 4、I 3、I 2、I1、I 0
3. 5. 1二进制译码器 将输入二进制代码按其原意转换成对应特定信号输出的逻辑

第4章 组合逻辑电路

第4章 组合逻辑电路

25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)

常用集成组合逻辑电路

常用集成组合逻辑电路

14
4.4
4.4.1
常用集成组合逻辑电路
加法器(半加；一位全加；多位全加）
4.4.2-1 二进制译码器 4.4.2-2 二—十进制译码器 4.4.2-3 七段显示译码器 4.4.3 数据选择器 4.4.4 编码器
4.4.1 加法器
回顾：A=1101, B=1001, 计算A+B
1 1 0 1 + 1 0 0 1 1 0 0 1 10 1 1 0
0 0 0 0 0 0 0 1 0 0
0 0 0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 0 0 1
2、逻辑函数表达式
W0=A3A2A1A0；W1=A3 A2A1A0 ； W2=A3A2A1A0 W3=A3A2A1A0；W4=A3 A2A1A0 ； W5=A3A2A1A0 W6=A3A2A1A0；W7=A3 A2A1A0 ； W8=A3A2A1A0 W9=A3A2A1A0
0
1 1 1 1 1 0 1 1
1
2 3 4 5 6 7 8 9
显示译码器
A3 A2 A1 A0 Ya
0
1 2 3 4
0 0 0 0
0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0
1
0 1 1 0
先设计输出Ya的逻辑表示式及电路图 A1A0 A3A2 00 01 11 10 00 1 0 1 1 无所谓项 01 0 1 1 0 当1处理 11
0
1
0 0 0 0
0 0 0 1
1 1 1 1
0 1 1 0
1 1 0
0 0 0
0
1
十进制数 A3A2A1A0
七 段 显 示 译 码 电 路 真 值 表 0 0 0 0 0

实验4组合逻辑器件的应用(I)-译码器及其应用—74LS138、74LS148

实验4组合逻辑器件的应用(I)-译码器及其应用—74LS138、74LS148

3 实验设备与器件
3 实验设备与器件
KHM-2B型模拟实验装置
4 实验内容及步 骤
4 实验内容及步骤
实验项目
74LS138译码器逻辑功能测试； 用74LS138构成时序脉冲分配器； 用两片74LS138构成一个4-16线译码器（两组结合）； 74LS148优先编码器的逻辑功能测试。 数码显示小实验。
掌握用集成译码器、编码器组合逻辑电路的
方法；
熟悉数码管的使用。
2 实验原理
2 实验原理
译码器
一个多输入、多输出的组合逻辑电路；
作用：“翻译”；
用途：1. 代码转换 2. 终端数字显示 3. 数据分配
4. 存储器寻址 5. 组合控制信号；
分类：通用译码器和显示译码器，通用译码器又有变 量译码器、代码变换译码器。
4 实验内容及步骤
5 实验报告要求
5 实验报告要求
复习有关译码器和分配器的原理； 用译码器、优先译码器对实验内容中各函数式进行
预设计。
认真仔细、整洁干净、内容充实、数据准确
下次实验内容：组合逻辑电路的应用-74LS151/153
谢谢！
2 实验原理
74LS138组合4/16译码器
如图，问第一片和第二片分别负责哪些状态？
2 实验原理
8-3线优先编码器-74LS148
74LS148的逻辑图和引脚图
真值表
2 实验原理
数码显示译码器
LED数码管
（a）共阴 （b）共阳
2 实验原理
数码显示译码器
BCD码七段译码驱动器
引脚图
Z A B C A B C A BC ABC
Y0 A2 A1 A0 Y1 A2 A1 A0 Y2 A2 A1 A0 Y3 A2 A1 A0

数电 知识点总结

数电 知识点总结

数电知识点总结概述：数电（数字电子学）是研究数字电路和数字系统的学科，是现代电子学的一个重要分支。

数电主要研究数字信号的产生、处理、传输和存储等方面的问题。

在现代信息和通信技术中，数电起着举足轻重的作用，因此它是电子工程技术中的重要基础课程。

一、数字电路的基本概念1. 信号与系统信号可以分为模拟信号和数字信号两种。

模拟信号是以连续的形式表示的信号，而数字信号是以离散的形式表示的信号。

数字信号由一系列离散的电平组成，每个电平代表一个离散的数值。

数字信号的基本单位是比特，表示一个二进制数码。

2. 二进制数码二进制是一种适合数字电路处理的码制，它只包含两种状态（0和1），因此逻辑电路的设计更简单、可靠。

在数字电路设计中，计数和存储的基本单位都是二进制。

3. 逻辑门逻辑门是由一个或多个传递器件组成的电路，在它的输入端和输出端之间存在特定的逻辑关系。

常见的逻辑门有与门、或门、非门、异或门等。

逻辑门是数字电路的基本组成单元，可以用来实现各种逻辑函数。

4. 组合逻辑电路组合逻辑电路是由逻辑门组成的电路，其输出只依赖于当前输入的状态，和输入变化时输出的变化无关。

组合逻辑电路可以用来实现任意的布尔逻辑函数。

5. 时序逻辑电路时序逻辑电路是由组合逻辑电路和触发器组成的电路，其输出不仅依赖于当前输入的状态，还与触发器的状态有关。

时序逻辑电路可以用来处理时序信息，例如时钟信号、计数器等。

二、数字系统的表示与运算1. 布尔代数布尔代数是一种代数系统，用来研究逻辑变量之间的运算和关系。

它有两个基本运算：与运算（∧）、或运算（∨）、非运算（¬）。

在数字系统中，布尔代数是描述逻辑运算和逻辑关系的数学工具。

2. 二进制加法二进制加法是二进制数字之间的加法运算，和十进制加法类似。

但是在二进制加法中，只有两个基本数码（0和1），因此进位特别简单。

二进制加法是数字系统中的基本运算之一。

3. 二进制乘法二进制乘法是二进制数字之间的乘法运算，和十进制乘法类似。

数电入门组合逻辑电路

数电入门组合逻辑电路

加法器（Adder）*
• 上次我们自己搭了一个“半加器”，而实 际应用的都是全加器，但多位连接方式不 同：
• “串行加法器”：结构简单，延时严重；
• “超前进位加法器”：结构复杂，运算速 度快，常用的有一款74LS283。
• 组合逻辑电路概述 • 数据选择器和数据分配器* • 加法器* • 编码器和译码器 • 结识七段数码管 • 小实验：编码-译码-显示
结识七段数码管
• 数码管大家应该不陌生，它的原理也很简 单，仅仅是由七段长条形的发光二极管拼 成“8”字形，外加上小数点，可以显示数字 和个别字母。
• 二极管公共端为负极：“共阴”数码管， 输入为正逻辑；反之为“共阳”数码管， 负逻辑。
g f GNDa b a
a
b
c
f
Hale Waihona Puke bgde
c
e
d ·dp
f g
编码器（Encoder）
• 普通编码器：任何时刻只允许输入一个编 码信号，否则输出将发生混乱。
• 优先编码器：允许同时输入两个以上的编 码信号，在设计的优先编码器的时候已经 将所有的输入信号按优先顺序排了队，当 几个输入信号同时出现时，只对其中优先 权最高的一个进行编码。例：74LS148。
74LS14 8
• 验证74LS48的功能：D--A接到8个逻辑电平 开关上，输出与共阴极数码管的a--g相连。 观察不同输入时数码管的显示。另外，验证 各附加控制端的功能。
• 也可以自己想办法让数码管显示其他字符！
• 将74LS148和74LS48通过非门相连，构成编 码—译码—显示电路。其中，非门可选用 74LS00。
小实验：编码-译码-显示
• 每人拿到74148、7448、7400、数码管各 一……一会自己有好点子可以多要几 片……

第2章-组合逻辑电路_5_加法器等

A3 A0 当B 都相等时，再与级联输入相比较。 3 B0
低位片的比较 结果送入高位片的 级联输入端，参与 高位片的比较。
A0 A1 A2 A3
0 1 2 3 0 1 2 3
COMP
P
P<Q
A4 A5 A6 A7 B4 B5 B6 B7
0 1 2 3 0 1 2 3
COMP
P
P<Q FA<B FA=B FA>B
&
& & &
&
≥1
1
1
≥1 ≥1
1 1
1
YA=B YA>B
Y(A<B)、 Y(A＝B)、 和Y(A〉B)、是输出端。
输
入
输
出
A3B3
A2B2
A1B1
A0B0
A>B
A<B
A=B
FA>B
FA=B
FA〈 B
A3>B3
A3<B3
X X
X X
X X
X X X X
X X
X X X X
X
X X
第2章 组合逻辑
2.1 组合逻辑分析 2.2 组合逻辑设计 2.3 组合逻辑电路的等价变换 2.4 编码器 2.5 译码器 2.6 数据选择器 2.7 加法器 2.8 数据比较器 2.9 奇偶校验器
返回目录
两个二进制数之间的算术运算无论是加、减、乘、 除，在计算机中都是化做若干步加法运算进行的。因 此，加法器是构成算术运算器的基本单元。
计组合逻辑电路。应用中规模组合逻辑器件进行组合逻
辑电路设计的一般原则是：使用MSI芯片的个数和品种型 号最少，芯片之间的连线最少

用译码器设计组合逻辑电路例题

用译码器设计组合逻辑电路例题一、用3线—8线译码器74HC138W门电路实现逻辑函数Y A/B/C/ A/ BC/ ABC。

(要求写出过程，画出连接图)(本题10分)解：(1) 74HC138勺输出表达式为：(2分) Y i/ m：(i 0~7)(2) 将要求的逻辑函数写成最小项表达式：(2分)Y A/B/C/ A/BC/ ABC m0 m2 m7 (m0m1/m7)/(3) 将逻辑函数与74HC138的输出表达式进行比较：设A= A2、B= A1、C= A0,得：Y (m0m1/m7)/ (丫0/丫2/丫7/)/(2分)(4) 可用一片74HC138H加一个与非门就可实现函数。

其逻辑图如下图所示。

(4分)t丫。

Y1 Y2 Y3 Y4 Y5 Y a Y7 74HC138A〉A〔A。

Sg S3r ~0ABC +5V d.三、公司A 、8 C 三个股东，分别占有50% 30咧日20%勺股份，试用一片3线-8 线译码器74HC138^若干门电路设计一个三输入三输出的多数表决器， 用丁开会 时按股份大小记分输出通过、平■局和否决三种表决结果。

通过、平■局和否决，分 别用X 、Y 、Z 表示（股东赞成和输出结果均用1表示）。

（12分）（3）画连线图（4分）令 74HC138的地址码 A 2 A,A 1 B,A 0 CX AB /C ABC / ABC 74HC138 A- A* S 〔 Sg S3 == | 二 午 ABC +5Vm 5 m 6 m 7 （m 5m ；m 7）,Y A /BC AB /C / ABC m 3 mu/ / / \ / （m 3m 4） Z A /B /C / A /B /C A /BC / m 0 m 1 m 2 （m 0m ；m ；）/解：（2）歹0写表达式（4四、某学校学生参加三门课程A、B、C的考试，根据课程学时不同，三门课程考试及格分别可得2、4、5分，不及格均为0分，若总得分大丁等丁7分，便可结业。

数字电路第四章组合逻辑电路


(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC




（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式：
可在K图中直接圈1化简得最简与或式。再对最简与或式 两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、 画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普 通编码器不同，优先编码器允许多个输入信号同时有效， 但它只按其中优先级别最高的有效输入信号编码，对级 别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n

编码器与译码器实验报告

本科学生设计性实验报告
学号124100158 姓名颜洪毅
学院信息学院专业、班级计算机科学与技术
实验课程名称数字逻辑与数字系统
教师及职称王坤
开课学期2013 至2014 学年第一学期
填报时间2013 年10 月20 日
云南师范大学教务处编印
一、实验设计方案
（2）、参照设计好的电路图，完成电路接线。

（3）、根据设计要求完成电路逻辑功能与数据的验证。

5．实验数据处理方法
将所得数据列表处理，对比实验结果。

6．参考文献
无
教师对实验设计方案的意见
签名：
年月日二、实验报告
1．实验现象与结果
74LS138
74LS148
74LS47
呼叫器
2．对实验现象、实验结果的分析及其结论实验结果符合各芯片逻辑功能特点三．实验总结
1．本次实验成败及其原因分析
本次实验很成功！
1、实验仪器和器材均正常工作且无损伤；
2、实验线路连接正确；
3、正确的实验操作。

2．本实验的关键环节及改进措施。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
× × ×
×
× × ×
×
× × ×
×
× × ×
0
1 1 1
1
0 0 0
1
0 0 1
1
0 1 0
1
1 1 1
1
1 1 1
1
1 1 1
1
1 1 1
1
1 1 1
0
1 1 1
×
0 1 1
×
× 0 1
×
× × 0
×
× × ×
1
1 1 1
0
1 1 1
1
0 0 1
1
0 1 0
9个输入端： 1个输入代表1个 10进制编码。 某输入端为0， 代表某输入数; 9个输入全为1， 代表输入数为0 , 4个输出端： 输出BCD码 4个输出全为1， 则输出10制数0。
非门将”0” 转为”1” 74LS147: 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0
3
Ý3 Ý2 Ý1 Ý0
1
1 1 1
0
1 1 1
×
0 1 1
×
× 0 1
×
× × 0
×
× × ×
×
74LS04
U3:A
1
2
U3:B 3
4
U3:C
5
6
I9 1
U3:D
13 12
2012-11-4
长江大学 龙从玉
10
4.2、编码、译码、显示实验记录参考表
表- 4 译码-编码-译码显示实验记录表
译码器74LS138 编码器74LS147 反相器74LS04 数 码 输 出(数码管输入) 显 a b c d e f g 示 0 1 1 0 0 0 0
2012-11-4 长江大学 龙从玉 1
3、组合逻辑实验原理与器件简介 3.1、组合逻辑电路的构成与特性
组合逻辑电路通常由门电路组合。 组合逻辑电路在任意 时刻的输出状态，仅取决于该时刻各输入状态的组合，而与电 路的原状态无关。其特点是：在电路连接中没有反馈线。 本实验重点是了解编码、译码和显示 电路的功能与使用。学习组合电路实验 的检查方法。
字 型
0 1 2 3 4 5 6 7 8 9
0 1 2 3 4 5 6 7 8 9 锁存 测试 消隐
0 0 0 0 0 0 0 0 0 0 1
×
1 1 1 1 1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 1 1 × 0
× × × × × × × × × × × ×
锁存LE= 0 输出 1 1 1 1 1 1 1 0 0 0 0 0 00
8
4.2、用编码器、译码器和显示器构成编码译码显示电路，分 别对十进制数1-9进行编码，观测显示状况并列表记录。
图-6 147-4511编码译码显示电路 龙
│14 5V
U3:A
1 0 1 0 1
│16 5V
74LS04 1 2
1 1 1 1
11 12 13 1 2 3 4 5 10
1 U1 2 74LS147 3 4 Q0 5 Q1 6 Q2 7 Q3 8 9
1
1 1 1 1 0 1 1
1
1 1 1 1 1 0 1
1
1 1 1 1 1 1 0
长江大学 龙从玉
4
2）显示译码器CD4511
图- 4 CD4511的引脚排列图
CD4511是BCD码显示译码器， 驱动共阴七段LED数码管。 BCD码输入端：A、B、C、D； 译码输出端：a、b、c、d、e、f、 g。输出“1”有效。
1）74LS147是10线/4线BCD码优 先编码器。输入/输出均为低电平 有效。图-2 74LS147外引线图。
表 -1 编码器74LS147 功能表 输 Ī9 0 Ī8 × Ī7 × Ī6 × Ī5 × 入 Ī4 × Ī3 × Ī2 × Ī1 × Ī0 × 0 输 1 出 1 0
图-2 74LS147外引线图
VCC
1
0 提示：数电原理 1 图、仿真图一般 会省略电源标注！ 1 实验中一定要接 电源啊！
D1 D2 D3 D4 D5 D6 R1
300R
│8GND
*用74LS138与74LS20构 成三输入的奇偶判定电路， 输入偶数个1，输出1，其他 输入则输出0。
2012-11-4
D7
输出低电平有效
长江大学 龙从玉
∥
8
×
■
5
长江大学 龙从玉
3.5、组合逻辑电路设计实验步骤：
组合逻辑电路设计要求：根据已知的逻辑问题，画出满足任 务要求的逻辑电路图，并且电路构成简单，使用器件少。 ★设计实验基本步骤： 1）分析实际问题要求的逻辑功能； 2）确定输入变量I、输出变量O； 3）列出输入输出关系的真值表； 4）写出逻辑函数式并化简； 5）画出逻辑电路图； 6）组装电路测试验证。 ★组合逻辑电路分析 组合电路分析可以确定已知电路的逻辑功能，检查电 路设计是否合理。
4、组合逻辑电路设计基本任务及要求
4.1、测试译码器74LS138的逻辑功能 参考图-5 译码器测试电路，在译码器输入端分别加入000 至111供8个二进制代码，观测输出端电平（接发光二极管）。
设计列表记录 并分析实验结果。
图-5 译码器74LS138功能测试电路
D0
│16 5V 1 2 3 Y0 Y1 U1 Y2 74LS138 Y3 Y4 6 E1 Y5 4 E2 Y6 5 E3 Y7 A B C 15 14 13 12 11 10 9 7
6、实验思考题 6.1、怎样用两片74LS138构成4—16的译码器？ 6.2、怎样将双4选1的74LS153构成8选1的数据选 择器？
2012-11-4 长江大学 龙从玉 13
2、组合逻辑电路实验 1、实验目的
1.1、掌握编码器、译码器和数码显示的基本原理； 1.2、掌握编码器、译码器的功能及使用方法； 1.3、学习利用编码器、译码器和数码管设计编码、译码和显 示电路； 1.4、掌握组合逻辑电路实验步骤及电路故障检查方法。
2、 实验设备与实验器材
2.1、实验设备： 1）函数信号发生器；2）双踪示波器； 3）直流稳压电源； 4）数字万用表。 2.3、实验器材：1）实验箱或面包板； 2）IC芯片：74LS147、74LS04、74LS138、4511、74LS20 3）7段数码管及若干电阻等。
0
2012-11-4
长江大学 龙从玉
11
74LS04
74LS147
74LS138
2012-11-4
长江大学 龙从玉
12
5、实验报告要求
5.1、绘出所做实验内容的实验电路原理图并记 录测试结果。 5.2、记录实验中遇到的问题（如故障现象）、 解决方法及对实验注意事项的体会等. 5.3、总结编码器、译码器、数据选择器的工作 原理，组合逻辑电路实验的体会。 5.4、回答有关思考题。
2012-11-4
0 1 1
LE=0译码 LE=1锁存
LT=0 测试 BI=0消隐
长江大学 龙从玉
9
74LS138译码74LS147编码BCD码显示电路 龙 译码器74LS138输出有效低电平 编码器74LS147输入输出均为低电平有效
要编码器147输出全1，则其输入I1-I9均输入高电平； 而译码器138正常译码，输出总会有一低电平。 *可取译码器选通端G1=0，其输出就全为高电平 另加一数据开关I9，实现编码器147输出显示值为0--9
3 .2、显示器--数码管
数码管通常由7段发光字段合成，可 分为共阴与共阳有两种数码管。 共阴七段显示器引线排列及数字字段a、 b、c、d、e、f、g符号显示如右图-1所示。 其中3、8脚接地。数码管的小数点字段h。 图- 1 7段数码管引线图
2012-11-4 长江大学 龙从玉 2
3.3、编码器
1
1
1
1
1
1
1
1
1
0
1
1
1
1
2012-11-4
长江大学 龙从玉
3.4、译码器 1）74LS138 3线/8线译码器： 74LS138 3线/8线译码电路由 与非门组成。有3个控制端；三个 输入端（A0、A1、A2)，8个输出 端。输出低电平有效。
当选通端G1=1、 G2A=0、G2B=0时， 译码器工作： 对输入端(A0、A1、 A2)的二进制，有个 对应输出端YN=0； 当 G1=0 ，译码器禁 止，所有输出Y=1。
0 0 0
1 2 3
Байду номын сангаас
15 A Y0 14 B U1 Y1 13 C Y2 12 74LS138Y3 11 Y4 6 10 E1 Y5 4 9 E2 Y6 5 7 E3 Y7
1 0
11 12 13 1 2 3 4 5 10
1 U2 2 74LS147 3 9 4 Q0 7 5 Q1 6 6 Q2 14 7 Q3 8 9
例1：本例实验中根据BCD码的显示错误，判断其产生的电 路故障点。BCD码应该显示“7”，错误显示为”6”，可能是 编码输出或译码输入的错误，因BCD码7=4+2+1 极可能是 其中的“1”出问题了。对于输出低电平有效的电路，因用 非门反相，这个环节也可能出问题！
2012-11-4 长江大学 龙从玉 7
74LS138功能如表-3.
2012-11-4
控制选通 G1 0 x G2A x 1 G2B x 1 A0 x X 输
图-3 74LS138外引线图
表-3 74LS138功能表
入 A2 x X Y0 1 1 Y1 1 1 Y2 1 1 输 Y3 1 1 出 Y4 1 1 Y5 1 1 Y6 1 1 Y7 1 1 A1 x X