(完整word版)《数字逻辑》(第二版)
- 格式：doc
- 大小：4.70 MB
- 文档页数：43
下载文档原格式
合集下载
数字逻辑(第二版) 华中科技大学出版社(欧阳星明)版数字逻辑答案第七章
习 题 七1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。
解答设8421码为B 8B 4B 2B 1 ，其对9的补数为C 8C 4C 2C 1 ,关系如下：相应逻辑电路图如图1所示。
图 12. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码解答设两位十进制数的8421码为D 80D 40D 20D 10D 8D 4D 2D 1 ，相应二进制数为B 6B 5B 4B 3B 2B 1B 0，则应有B 6B 5B 4B 3B 2B 1B 0 = D 80D 40D 20D 10×1010＋D 8D 4D 2D 1，运算如下：× D 80 1D 40 0 D 20 1 D 10 0 ＋ D 80 D 40 D 80 D 20D 40 D 10 D 8D 20D 4 D 10D 2 D 1B 6B 5B 4 B 3B 2B 1B 0据此，可得到实现预定功能的逻辑电路如图2所示。
图 23. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法解答分析：由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000～1001（0～9），输出端输出的和是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的进位)。
因为题目要求运算的结果也是D 8 D 10D 2D 10 D 18421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。
设输出的二进制数为FC 4 F 4 F 3 F 2 F 1，修正后的结果为'1'2'3'4'4F F F F FC ，可列出修正函数真值表如表1所示。
根据表1写出控制函数表达式，经简化后可得：据此，可画出逻辑电路图如图3所示。
图34. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。
解答假定采用T4138和与非门实现给定函数功能，可将逻辑表达式变换如下：逻辑电路图如图4所示。
(完整版)数字逻辑习题答案毛法尧第二版
3.4当输入变量取何值时，图3.49中各逻辑电路图等效。
解：∵
∴当 和 的取值相同（即都取0或1）时，这三个逻辑电路图等效。
3.5假定 代表一个两位二进制正整数，用“与非”门设计满足如下要求的逻辑电路：
⑴ ；（Y也用二进制数表示）
因为一个两位二进制正整数的平方的二进制数最多有四位，故输入端用A、B两个变量，输出端用Y3、Y2、Y1、Y0四个变量。
⑴ =∑m(0,4,5,6,7)=∏M(1,2,3)（如下卡诺图1）
⑵ =∑m(4,5,6,7,12,13,14,15)
=∏M(0,1,2,3,8,9,10,11)（如下卡诺图2）
⑶ =∑m(0,1,2,3,4)
=∏M(5,6,7,8,9,10,11,12,13,14,15)（如下卡诺图3）
2.8用卡诺图化简下列函数,并写出最简“与-或”表达式和最简“或-与”表达式：
1两个输出zx若所有的位的数都相等最后输出zx时输出zx1zy0比较结果时输出zx0zy1比较结果因题意要求要求用尽可能少的状态数作出状态图和状态表并作尽可能的逻辑门和触发器来实现故采用moore型电路用两个表示zyy表示zx
毛法尧第二版
习题一
1.1把下列不同进制数写成按权展开式:
⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3
Y= Y + XY=Y+XZ=(X+Y)(Y+Z)=(X+Y)(Y+Z)
Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)
故Y=Z。
解：∵
∴当 和 的取值相同（即都取0或1）时，这三个逻辑电路图等效。
3.5假定 代表一个两位二进制正整数，用“与非”门设计满足如下要求的逻辑电路：
⑴ ；（Y也用二进制数表示）
因为一个两位二进制正整数的平方的二进制数最多有四位，故输入端用A、B两个变量，输出端用Y3、Y2、Y1、Y0四个变量。
⑴ =∑m(0,4,5,6,7)=∏M(1,2,3)（如下卡诺图1）
⑵ =∑m(4,5,6,7,12,13,14,15)
=∏M(0,1,2,3,8,9,10,11)（如下卡诺图2）
⑶ =∑m(0,1,2,3,4)
=∏M(5,6,7,8,9,10,11,12,13,14,15)（如下卡诺图3）
2.8用卡诺图化简下列函数,并写出最简“与-或”表达式和最简“或-与”表达式：
1两个输出zx若所有的位的数都相等最后输出zx时输出zx1zy0比较结果时输出zx0zy1比较结果因题意要求要求用尽可能少的状态数作出状态图和状态表并作尽可能的逻辑门和触发器来实现故采用moore型电路用两个表示zyy表示zx
毛法尧第二版
习题一
1.1把下列不同进制数写成按权展开式:
⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3
Y= Y + XY=Y+XZ=(X+Y)(Y+Z)=(X+Y)(Y+Z)
Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)
故Y=Z。
数字逻辑(第二版)毛法尧课后题答案(1_6章)
习题一1.1 把下列不同进制数写成按权展开式:⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4⑶(325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3⑷(785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-31.2 完成下列二进制表达式的运算:1.3 将下列二进制数转换成十进制数、八进制数和十六进制数：⑴(1110101)2=(165)8=(75)16=7×16+5=(117)10⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10⑶(10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)101.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位：⑴(29)10=(1D)16=(11101)2=(35)8⑵(0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8⑶(33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)81.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除.1.6 写出下列各数的原码、反码和补码：⑴0.1011[0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011]补=0.1011⑵ 0.0000[0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000 ⑶ -10110[-10110]原=110110; [-10110]反=101001; [-10110]补=101010 1.7 已知[N]补=1.0110,求[N]原,[N]反和N.解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.1010 1.8 用原码、反码和补码完成如下运算： ⑴ 0000101-0011010[0000101-0011010]原=10010101；∴0000101-0011010=-0010101。
数字逻辑与数字集成电路第2版
CATALOGUE
06
平均无故障时间、平均修复时间、可用性等，这些指标用于衡量数字系统的可靠性水平。
采用冗余设计、容错技术、故障检测与恢复机制等手段，提高数字系统的可靠性，确保系统稳定运行。
设计方法
可靠性指标
故障诊断
通过监控系统的运行状态、分析异常数据等方式，快速定位故障原因，为故障排除提供依据。
详细描述
总结词
可编程逻辑器件是一种可以通过编程实现各种数字逻辑功能的集成电路。
详细描述
可编程逻辑器件是一种可以通过编程实现各种数字逻辑功能的集成电路。它由可编程的逻辑门电路组成，用户可以通过编程来配置这些门电路的连接和参数，从而实现所需的数字逻辑功能。常见的可编程逻辑器件包括可编程逻辑阵列（PLA）、可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）等。由于其灵活性高、可重复编程的特点，可编程逻辑器件被广泛应用于数字系统设计、数字信号处理和嵌入式系统等领域。
数字系统设计
CATALOGUE
03
将数字系统设计分为逻辑抽象、功能抽象和行为抽象三个层次，以便更好地理解和设计复杂的数字系统。
抽象化设计
从系统总体功能和行为出发，逐步细化设计，直至完成每个最小单元的设计。
自顶向下设计
将复杂的数字系统划分为若干个相对独立、功能明确的模块，便于设计、调试和维护。
模块化设计
数字逻辑与数字集成电路第2版
contents
目录
数字逻辑基础数字电路基础数字系统设计数字信号处理数字通信与网络数字系统安全与可靠性
数字逻辑基础
CATALOGUE
01
03
逻辑表达式的化简
通过逻辑代数的基本定理和运算规则，将复杂的逻辑表达式化简为简单的形式，便于分析和理解。
数字逻辑(第2版)习题答案
毛法尧第二版习题一1.1 把下列不同进制数写成按权展开式:⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4⑶(325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3⑷(785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-31.2 完成下列二进制表达式的运算:1.3 将下列二进制数转换成十进制数、八进制数和十六进制数：⑴(1110101)2=(165)8=(75)16=7×16+5=(117)10⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10⑶(10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)101.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位：⑴(29)10=(1D)16=(11101)2=(35)8⑵(0.207)10=(0.34FDF)16=(0.00111)2=(0.15176)8采用0舍1入规则⑶(33.333)10=(21.553F7)16=(100001.01011)2=(41.25237)81.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能被(4)10整除.1.6 写出下列各数的原码、反码和补码：⑴0.1011[0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011]补=0.1011⑵0.0000[0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000⑶-10110[-10110]原=110110; [-10110]反=101001; [-10110]补=1010101.7 已知[N]补=1.0110,求[N]原,[N]反和N.解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.10101.8 用原码、反码和补码完成如下运算：⑴0000101-0011010[0000101-0011010]原=10010101；∴0000101-0011010=-0010101。
第四章 《数字逻辑》(第二版)习题答案
第四章1．分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。
图1 组合逻辑电路解答○1根据给定逻辑电路图写出输出函数表达式CABCBABCAABCF⋅+⋅+⋅=○2用代数法简化输出函数表达式CBA ABC CBA ABC C)B(A ABCCABCBABCAABCF+ =+ ++ =+ +=⋅+⋅+⋅=○3由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。
故该电路为“一致性电路”。
○4实现该电路功能的简化电路如图2所示。
图22． 分析图3所示的逻辑电路，要求：(1) 指出在哪些输入取值下，输出F 的值为1。
(2) 改用异或门实现该电路的逻辑功能。
图3 组合逻辑电路解答分析给定逻辑电路，可求出输出函数最简表达式为 C B A C B A F ⊕⊕=⊕⊕=○1 当ABC 取值000、011、101、110时，输出函数F 的值为1； ○2 用异或门实现该电路功能的逻辑电路图如图4所示。
图43．析图5所示组合逻辑电路，列出真值表，并说明该电路的逻辑功能。
图5 组合逻辑电路= 1 = 1 = 1 A W B C D X Y Z . . .解答○1 写出电路输出函数表达式如下： D C Z C,B Y B,A X A,W ⊕=⊕=⊕==○2 列出真值表如表1所示。
表1ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111 0000 0001 0011 0010 0110 0111 0101 0100 1000 1001 1010 1011 1100 1101 1110 1111 1100 1101 1111 1110 1010 1011 1001 1000○3 由真值表可知，该电路的功能是将四位二进制码转换成Gray 码。
4．设计一个组合电路，该电路输入端接收两个2位二进制数A=A 2A 1,B=B 2B 1。
数字逻辑(第2版)毛法尧主编_高等教育出版社_课后习题答案
安徽大学数字逻辑课程
1
安徽大学数字逻辑课程
2
安徽大学数字逻辑课程
3
安徽大学数字逻辑课程
4
安徽大学数字逻辑课程
5
安徽大学数字逻辑课程
6
安徽大学数字逻辑课程
7
安徽大学数字逻辑课程
8
安徽大学数字逻辑课程
9
安徽大学数字逻辑课程
Hale Waihona Puke 10安徽大学数字逻辑课程11
安徽大学数字逻辑课程
12
安徽大学数字逻辑课程
13
安徽大学数字逻辑课程
14
安徽大学数字逻辑课程
15
安徽大学数字逻辑课程
16
安徽大学数字逻辑课程
17
安徽大学数字逻辑课程
18
安徽大学数字逻辑课程
19
安徽大学数字逻辑课程
20
安徽大学数字逻辑课程
21
安徽大学数字逻辑课程
22
1
安徽大学数字逻辑课程
2
安徽大学数字逻辑课程
3
安徽大学数字逻辑课程
4
安徽大学数字逻辑课程
5
安徽大学数字逻辑课程
6
安徽大学数字逻辑课程
7
安徽大学数字逻辑课程
8
安徽大学数字逻辑课程
9
安徽大学数字逻辑课程
Hale Waihona Puke 10安徽大学数字逻辑课程11
安徽大学数字逻辑课程
12
安徽大学数字逻辑课程
13
安徽大学数字逻辑课程
14
安徽大学数字逻辑课程
15
安徽大学数字逻辑课程
16
安徽大学数字逻辑课程
17
安徽大学数字逻辑课程
18
安徽大学数字逻辑课程
19
安徽大学数字逻辑课程
20
安徽大学数字逻辑课程
21
安徽大学数字逻辑课程
22
《数字逻辑》(第二版)习题答案 第五章
习题五1. 简述时序逻辑电路与组合逻辑电路的主要区别。
解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。
组合电路具有如下特征：①由逻辑门电路组成，不包含任何记忆元件；②信号是单向传输的，不存在任何反馈回路。
时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。
时序逻辑电路具有如下特征：○1电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；○2电路中包含反馈回路，通过反馈使电路功能与“时序”相关；○3电路的输出由电路当时的输入和状态(过去的输入)共同决定。
2. 作出与表1所示状态表对应的状态图。
表1 状态表现态y2 y1次态y2 ( n+1)y1(n+1) /输出Zx2x1=00 x2x1=01 x2x1=11 x2x1=10ABCD B/0B/0C/0A/0B/0C/1B/0A/1A/1A/0D/0C/0B/0D/1A/0C/0解答根据表1所示状态表可作出对应的状态图如图1所示。
图13. 已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。
图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。
假定电路初始状态为“00”，说明该电路逻辑功能 。
图 3 解答○1 根据电路图可写出输出函数和激励函数表达式为xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。
表2图4现态 y 2 y 1 次态 y 2( n+1)y 1(n+1)/输出Zx=0 x=1 00 01 10 1100/0 00/0 00/0 00/001/1 11/0 11/0 11/1○3 由状态图可知，该电路为“111…”序列检测器。
(完整版)数字逻辑习题答案毛法尧第二版
⑴2550-123
[2550-123]9补=[2550]9补+[-123]9补=02550+99876=02427
∴2550-123=2427
[2550-123]10补=[2550]10补+[-123]10补=02550+99877=02427
∴2550-123=2427
⑵537-846
[537-846]9补=[537]9补+[-846]9补=0537+9153=9690
Y= Y + XY=Y+XZ=(X+Y)(Y+Z)=(X+Y)(Y+Z)
Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)
故Y=Z。
⑵已知XY=XZ，那么，Y=Z。正确吗？为什么？
答：正确。
因为XY=XZ的对偶等式是X+Y=X+Z，又因为
Y= Y + XY=Y+XZ=(X+Y)(Y+Z)=(X+Y)(Y+Z)
⑴ =∑m(0,4,5,6,7)=∏M(1,2,3)（如下卡诺图1）
⑵ =∑m(4,5,6,7,12,13,14,15)
=∏M(0,1,2,3,8,9,10,11)（如下卡诺图2）
⑶ =∑m(0,1,2,3,4)
=∏M(5,6,7,8,9,10,11,12,13,14,15)（如下卡诺图3）
2.8用卡诺图化简下列函数,并写出最简“与-或”表达式和最简“或-与”表达式：
1两个输出zx若所有的位的数都相等最后输出zx时输出zx1zy0比较结果时输出zx0zy1比较结果因题意要求要求用尽可能少的状态数作出状态图和状态表并作尽可能的逻辑门和触发器来实现故采用moore型电路用两个表示zyy表示zx
[2550-123]9补=[2550]9补+[-123]9补=02550+99876=02427
∴2550-123=2427
[2550-123]10补=[2550]10补+[-123]10补=02550+99877=02427
∴2550-123=2427
⑵537-846
[537-846]9补=[537]9补+[-846]9补=0537+9153=9690
Y= Y + XY=Y+XZ=(X+Y)(Y+Z)=(X+Y)(Y+Z)
Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)
故Y=Z。
⑵已知XY=XZ，那么，Y=Z。正确吗？为什么？
答：正确。
因为XY=XZ的对偶等式是X+Y=X+Z，又因为
Y= Y + XY=Y+XZ=(X+Y)(Y+Z)=(X+Y)(Y+Z)
⑴ =∑m(0,4,5,6,7)=∏M(1,2,3)（如下卡诺图1）
⑵ =∑m(4,5,6,7,12,13,14,15)
=∏M(0,1,2,3,8,9,10,11)（如下卡诺图2）
⑶ =∑m(0,1,2,3,4)
=∏M(5,6,7,8,9,10,11,12,13,14,15)（如下卡诺图3）
2.8用卡诺图化简下列函数,并写出最简“与-或”表达式和最简“或-与”表达式：
1两个输出zx若所有的位的数都相等最后输出zx时输出zx1zy0比较结果时输出zx0zy1比较结果因题意要求要求用尽可能少的状态数作出状态图和状态表并作尽可能的逻辑门和触发器来实现故采用moore型电路用两个表示zyy表示zx
数字逻辑(第二版) 华中科技大学出版社(欧阳星明)版数字逻辑答案第七章
习 题 七1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。
解答设8421码为B 8B 4B 2B 1 ，其对9的补数为C 8C 4C 2C 1 ,关系如下：相应逻辑电路图如图1所示。
图 12. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码解答设两位十进制数的8421码为D 80D 40D 20D 10D 8D 4D 2D 1 ，相应二进制数为B 6B 5B 4B 3B 2B 1B 0，则应有B 6B 5B 4B 3B 2B 1B 0 = D 80D 40D 20D 10×1010＋D 8D 4D 2D 1，运算如下：× D 80 1D 40 0 D 20 1 D 10 0 ＋ D 80 D 40 D 80 D 20D 40 D 10 D 8D 20D 4 D 10D 2 D 1B 6B 5B 4 B 3B 2B 1B 0据此，可得到实现预定功能的逻辑电路如图2所示。
图 23. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法解答分析：由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000～1001（0～9），输出端输出的和是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的进位)。
因为题目要求运算的结果也是D 8 D 10D 2D 10 D 18421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。
设输出的二进制数为FC 4 F 4 F 3 F 2 F 1，修正后的结果为'1'2'3'4'4F F F F FC ，可列出修正函数真值表如表1所示。
根据表1写出控制函数表达式，经简化后可得：据此，可画出逻辑电路图如图3所示。
图34. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。
解答假定采用T4138和与非门实现给定函数功能，可将逻辑表达式变换如下：逻辑电路图如图4所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章1. 什么是模拟信号什么是数字信号试举出实例。
模拟信号-----指在时间上和数值上均作连续变化的信号。
例如，温度、压力、交流电压等信号。
数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。
例如，在数字系统中的脉冲信号、开关状态等。
2. 数字逻辑电路具有哪些主要特点数字逻辑电路具有如下主要特点：●电路的基本工作信号是二值信号。
●电路中的半导体器件一般都工作在开、关状态。
●电路结构简单、功耗低、便于集成制造和系列化生产。
产品价格低廉、使用方便、通用性好。
●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠性好。
3. 数字逻辑电路按功能可分为哪两种类型主要区别是什么根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。
组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。
时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。
时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异步时序逻辑电路。
4. 最简电路是否一定最佳为什么一个最简的方案并不等于一个最佳的方案。
最佳方案应满足全面的性能指标和实际应用要求。
所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。
5. 把下列不同进制数写成按权展开形式。
(1) 10 (3) 8(2) 2 (4) 16解答（1）10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2＋9×10-3（2）2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4（3）8 = 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8-3(4) 16 = 7×162＋8×161＋5×160＋4×16-1＋10×16-2＋15×16-3 6.将下列二进制数转换成十进制数、八进制数和十六进制数。
（1）1110101 (2) (3)解答（1）（1110101）= 1×26＋1×25＋1×24＋1×22＋1×202= 64+32+16+4+1=（117）10（00 1 1 1 0 1 0 1 ）28（2（16即：（1110101）2 =（117）10 =（165）8 =（75）16(2) 2 = 1×2-1＋1×2-2＋1×2-4＋1×2-6= +++=（）10（0．1 10 1 0 1 ）2（0）8（2（）16即：（）2 =（）10 =（）8 =（）16（3）（10111. 01）2 =1×24＋1×22＋1×21＋1×20＋1×2-2=16+4+2+1+=（23. 25）100）28（000（16即：（）2 =（）10 =（）8 =（）167.将下列十进制数转换成二进制数、八进制数和十六进制数(精确到小数点后4位)。
(1) 29 (2) (3)解答(1) （29）10 = 24+23+22+20 = (11101)2= ( 011 101 )2 = (35)8= (0001 1101 )2 = (1D)16(2) 10 ≈2-2+2-6 = 2= ( 001 )2 = )8= ( 0100 )2 =16（3）（）10 =（）2 =（）8 =（）16即：（）10 =（）2 = 8 = 168.如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除解答 B = b6 b5b4b3b2b1b= b6 ×26+b5 ×25+b4 ×24+b3×23 +b2×22+ b1 ×21+b0×20=( b6 ×24+b5 ×23+b4 ×22+b3×21 +b2) ×22+ b1 ×21+b0×20可见，只需b1=b0=0即可。
9.写出下列各数的原码、反码和补码。
(1) (2) –10110 解答(1) 由于为正数，所以有原码 = 补码 = 反码 =（2）由于真值= -10110 为负数，所以有原码 = 1 1 0 1 1 0 （符号位为1，数值位与真值相同）反码 = 1 0 1 0 0 1 （符号位为1，数值位为真值的数值位按位变反）补码 = 1 0 1 0 1 0 （符号位为1，数值位为真值的数值位按位变反，末位加1）10.已知［N ］补=，求［N ］原，［N ］反和N 。
解答 [N] 反码 = （补码的数值位末位减1）[N] 原码 = （反码的数值位按位变反）N = （原码的符号位1用“-”表示）11.将下列余3码转换成十进制数和2421码。
(1) 0 (2)解答（1）（ 0110 1000 0011）余3码 =350）10 =（0011 1011 0000）2421 (2) ( 0100 余3码 =10 =(0001 242112. 试用8421码和格雷码分别表示下列各数。
(1) (111110)2 (2) (1100110)2解答(1) (111110)2 = (62) 10= (0110 0010) 8421 = (100001) Gray2 = (102) 108421Gray第 二 章1 假定一个电路中，指示灯F 和开关A 、B 、C 的关系为F=(A+B)C试画出相应电路图。
解答电路图如图1所示。
图12 用逻辑代数的公理、定理和规则证明下列表达式：(1) C A B A C A AB +=+ (2) 1=+++B A B A B A AB (3) C AB C B A C B A ABC A ++= (4) C A C B B A C B A ABC ++=+解答(1) 证明如下CA B A C B C A B A )C )(A B A (CA ABC A AB +=++=++=⋅=+(2) 证明如下1A A )B (B A )B A(B B A B A B A AB =+=+++=+++(3) 证明如下CAB C B A C B A C AB C B A C B A C B A B)B (C A C)C (B A CA B A )C B A A(ABC A ++=+++=+++=+=++=（4）证明如下CB A ABC )C (A BC)C A B A ( )C (A C)B (B)A ( CA CB B AC A C B B A ⋅⋅+=+⋅++⋅=+⋅+⋅+=⋅⋅=++3 用真值表验证下列表达式：(1) ()()B A B A B A B A +⋅+=+ (2) ()()B A AB B A B A +=+⋅+ 解答(1) 真值表证明如表1所示。
表1A B B A B A B A + A+B B A B A + B))(A B A (++ 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 01(2) 真值表证明如表2所示。
表2 A B B A AB B A + A+B AB B A + B))(A B A (++0 0 1 0 1 0 0 0 0 1 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0114 求下列函数的反函数和对偶函数：(1) B A AB F +=(2) ()()()E DE C C A B A F ++⋅+⋅+= (3)))((AC D C B A F ++=(4)()[]G E D C B A F ⋅++=解答(1) B))(A B A (F ++= )B A B)((A F '++=(2) E )]E D (C C A B A [F ⋅+++⋅= E E)]C(D C A [AB F'⋅+++= (3) )C A D (C B A F +++= )C A C(D B A F'+++= (4) ]G D)E C B[(A F +++= G ]E )D [(C B A F +++=，5 回答下列问题：(1) 如果已知X + Y 和 X + Z 的逻辑值相同,那么Y 和 Z 的逻辑值一定相同。
正确吗为什么(2) 如果已知XY 和XZ 的逻辑值相同,那么那么Y 和 Z 的逻辑值一定相同。
正确吗为什么(3)如果已知X + Y 和 X + Z 的逻辑值相同,且XY 和XZ 的逻辑值相同，那么Y = Z 。
正确吗为什么(4) 如果已知X+Y 和 X ·Y 的逻辑值相同,那么X 和Y 的逻辑值一定相同。
正确吗为什么 解答(1) 错误。
因为当X=1时，Y ≠Z 同样可以使等式X + Y = X + Z 成立。
(2) 错误。
因为当X=0时，Y ≠Z 同样可以使等式XY = XZ 成立。
(3) 正确。
因为若Y ≠Z ，则当X=0时，等式X + Y = X + Z 不可能成立；当X=1时，等式XY = XZ 不可能成立；仅当Y=Z 时，才能使X+Y = X+Z 和 XY = XZ 同时成立。
(4) 正确。
因为若Y ≠Y ，则X+Y=1，而 X ·Y=0，等式X + Y = X ·Y 不成立。
6 用代数法求出下列逻辑函数的最简“与-或”表达式。
(1) BC C B A AB F ++= (2) BCD B B A F ++=(3) ()()()C B A B A C B A F ++⋅+⋅++= (4) ()()B AC C BD D BC F +⋅+⋅++=解答（1）CA AB BC C A AB B)C A (AB B)C B A (AB BC C B A AB F +=++=++=++=++=（2）BA B B A BCDB B A F +=+=++=（3）()()()BB)A (B)(A CB A B AC B A F =+⋅+=++⋅+⋅++=（4）()()AC D B B AC D BC B)(AC BC D BC B))(AC C B (D BC B AC C B D D BC F ++=+++=+++=++++=+⋅+⋅++=7． 将下列逻辑函数表示成“最小项之和”形式及“最大项之积”的简写形式。