3. SRAM存储器芯片实例 在了解了SRAM的内部组成结构后,下 面我们通过实际中的存储器芯片来加以具体 说明。下图是2114存储器芯片(1K×4)的逻辑 结构方框图。
注意:由于读操作与写操作是分时进行
的,读时不写,写时不读,因此,输入三态 门与输出三态门是互锁的,数据总线上的信 息不致于造成混乱。
图3.8 2114的读写周期时序图
3.2.2 DRAM存储器 1.四管动态存储元 四管的动态存储电路是将六管静态存储元电 路中的负载管T3,T4去掉而成的。它和六管静 态存储元电路的区别: 写操作: 写数据靠T1,T2管栅极电容的存储作 用,在一定时间内可保留所写入的信息。 读操作: 先给出预充信号,使两个预冲电容达 到电源电压。字选择线使T5,T6管导通时,存 储的信息通过A,B端向位线输出。 刷新操作: 为防止存储的信息电荷泄漏而丢失 信息,由外界按一定规律不断给栅极进行充电, 补足栅极的信息电荷。
读数据有效
tCYC— 读周期时间 tRAS— RAS脉冲宽度 tCAS— CAS脉冲宽度 tRCS— 读命令建立时间 tRCH— 读命令保持时间 tDOH— 数据输出保持时间
tRAC
RAS CAS
tCYC tRAS tCAS
DRAM写周期
tCYC— tWCH— tWP— tCWL— tDS— tDH—
图示说明了一个采用双译码结构的存储单元矩阵的译码过程
驱动器: 双译码结构中,在译码器输出后加 驱动器,驱动挂在各条X方向选择线上的所有 存储元电路。 I/O电路:处于数据总线和被选用的单元之 间,控制被选中的单元读出或写入,放大信息。 片选: 在地址选择时,首先要选片,只有当片 选信号有效时,此片所连的地址线才有效。 输出驱动电路: 为了扩展存储器的容量,常 需要将几个芯片的数据线并联使用;另外存储 器的读出数据或写入数据都放在双向的数据总 线上。这就用到三态输出缓冲器。