高密度等离子体化学气相淀积(HDP CVD)工艺

高密度等离子体化学气相淀积(HDP CVD)工艺第六图书馆随着半导体技术的飞速发展,单个芯片上所能承载的晶体管数量以惊人的速度增长,与此同时,半导体制造商们出于节约成本的需要迫切地希望单个晶圆上能够容纳更多的芯片。这种趋势推动了半导体器件特征尺寸的显著减小,相应地也对芯片制造工艺提出了更高的要求,其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充,以提供充分有效的隔离保护,包括浅槽隔离(Shallow—Trench—Isolation),金属前绝缘层(Pre—Met—al—Dielectric),金属层间绝缘层(Inter—Metal—Dielec—tric)等等。本文所介绍的高密度等离子体化学气相淀积(HDPCVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来,以其卓越的填孔能力、稳定的淀积质量、可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。图1所示即为在超大规模集成电路中HDPCVD工艺的典型应用。随着半导体技术的飞速发展,单个芯片上所能承载的晶体管数量以惊人的速度增长,与此同时,半导体制造商们出于节约成本的需要迫切地希望单个晶圆上能够容纳更多的芯片。这种趋势推动了半导体器件特征尺寸的显著减小,相应地也对芯片制造工艺提出了更高的要求,其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充,以提供充分有效的隔离保护,包括浅槽隔离(Shallow—Trench—Isolation),金属前绝缘层(Pre—Met—al—Dielectric),金属层间绝缘层(Inter—Metal—Dielec—tric)等等。本文所介绍的高密度等离子体化学气相淀积(HDPCVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来,以其卓越的填孔能力、稳定的淀积质量、可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。图1所示即为在超大规模集成电路中HDPCVD工艺的典型应用。等离子体化学气相淀积 制造工艺 高密度 超大规模集成电路 Metal 半导体技术 晶体管数量 半导体器件中国集成电路无应用材料(中国)公司2007第六图书馆

www.6lib.com第六图书馆高密度尊离子体　化学气相淀积（Ｈ　ＤＰ　ＣＶＤ）工艺　

应用材料（中国）公司　随着半导体技术的飞速发展，单个芯片上所能　承载的晶体管数量以惊人的速度增长，与此同时，半　导体制造商们出于节约成本的需要迫切地希望单个　晶圆上能够容纳更多的芯片。这种趋势推动了半导　体器件特征尺寸的显著减小，相应地也对芯片制造　工艺提出了更高的要求，其中一个具有挑战性的难　题就是绝缘介质在各个薄膜层之间均匀无孔的填　充，以提供充分有效的隔离保护，包括浅槽隔离　（Ｓｈａｌｌｏｗ—Ｔｒｅｎｃｈ—Ｉｓｏｌａｔｉｏｎ），金属前绝缘层（Ｐｒｅ—Ｍｅｔ—　ａｌ—Ｄｉｅｌｅｃｔｒｉｃ），金属层间绝缘层（Ｉｎｔｅｒ—Ｍｅｔａｌ—Ｄｉｅｌｅｃ—　ｔｒｉｃ）等等。本文所介绍的高密度等离子体化学气相　淀积（ＨＤＰ　ＣＶＤ）３￣艺自２Ｏ世纪９Ｏ年代中期开始被　先进的芯片工厂采用以来，以其卓越的填孑Ｌ能力、稳　定的淀积质量、可靠的电学特性等诸多优点而迅速　成为Ｏ．２５微米以下先进工艺的主流。图ｌ所示即为　在超大规模集成电路中ＨＤＰ　ＣＶＤ工艺的典型应　用。　

１．ＨＤＰ　ＣＶＤ的工艺原理　在ＨＤＰ　ＣＶＤ工艺问世之前，大多数芯片厂普　遍采用等离子体增强化学气相沉积（ＰＥ　ＣＶＤ）进行绝　缘介质的填充。这种工艺对于大于０，８微米的间隔　具有良好的填孔效果，然而对于小于Ｏ．８微米的间　隔，用ＰＥ　ＣＶＤ工艺一步填充具有高的深宽比（定义　为间隙的深度和宽度的比值）的间隔时会在间隔中　部产生夹断（ｐｉｎｃｈ—ｏｆｔ）和空洞（图２１。　为了解决这一难题，淀积一刻蚀一淀积工艺被　

ｈｔｔｐ：／／ｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ　

ＰＡＳＳＩＶＡＴｔＯＮ　ＰＥｃｖＤ　ＳⅢ　

ＨＤＰ　ＵＳＧ　Ｃ■Ｐ　

图１　ＨＤＰ　ＣＶＤ工艺在超大规模集成电路中的典型应用　

图２　ＰＥ　ＣＶＤ工艺填孔中产生的夹断和空洞　用以填充０．５微米至Ｏ．８微米的间隙，也就是说，在　初始淀积完成部分填孔尚未发生夹断时紧跟着进行　刻蚀工艺以重新打开间隙入口，之后再次淀积以完　成对整个间隙的填充。图３即为淀积一刻蚀一淀积　工艺流程的示意图。随着半导体器件特征尺寸的不　断减小，这种淀积一刻蚀一淀积的工艺流程被循环　使用以满足填充更小间隙的要求。　显而易见，为了填充越小的间隔，需要执行越　

http://www.6lib.com 第六图书馆www.6lib.com第六图书馆酋一　一　．　．　＋　＋督　图３淀积一刻蚀一淀积工艺流程示意图　来越多的工艺循环，在不断降低产量的同时也显著　增加了芯片成本，而且由于本身工艺的局限性，即便　采用循环工艺，ＰＥ　ＣＶＤ对于小于０．５微米的间隙还　是无能为力。其他一些传统ＣＶＤ工艺，如常压ＣＶＤ　（ＡＰＣＶＤ）和亚常压ＣＶＤ（ＳＡＣＶＤ）虽然可以提供对小　至Ｏ．２５微米的间隔的无孔填充，但这些缺乏等离子　体辅助淀积产生的膜会依赖下层表面而显示出不同　的淀积特性，另外还有低密度和吸潮性等缺点，需要　ＰＥ　ＣＶＤ增加上保护层和下保护层，或者进行后淀　积处理（如退火回流等）。这些工序的加入同样提高　了生产成本，增加了整个工艺流程的步骤和复杂性。　在探索如何同时满足高深宽比间隙的填充和控　制生产成本的过程中诞生了ＨＤＰ　ＣＶＤ工艺，它的　突破创新之处就在于，在同一个反应腔中同步地进　行淀积和刻蚀的工艺（图４）。具体来说，在常见的　ＨＤＰＣＶＤ制程中，淀积工艺通常是由Ｓｉｌ４和Ｏ　的　反应来实现，而蚀刻工艺通常是由Ａｒ和Ｏ：的溅射　来完成。　

＋　＝　Ｄｅｐｏｓ￣ｉｏｎ￥ｐｕ￣ｅｒｌｎｇ　ＨＤＰ－ＣＶＤ　图４　ＨＤＰ　ＯＶＤ工艺是淀积和刻蚀工艺的统一体　２．ＨＤＰ　ＣＶＤ的反应腔及主要反应过程　

图５是ＨＤＰ　ＣＶＤ反应腔的示意图。等离子体　在低压下以高密度混合气体的形式直接接触到反应　腔中硅片的表面。为了形成高密度等离子体，需要　有激发混合气体的射频（ＲＦ）源，并直接使高密度　等离子体到达硅片表面。在ＨＤＰ　ＣＶＤ反应腔中，主　

要是由电感耦合等离子体反应器（ＩＣＰ）来产生并维　持高密度的等离子体。当射频电流通过线圈（ｃｏｉｌ）时　会产生一个交流磁场，这个交流磁场经由感应耦合　即产生随时间变化的电场，如图６所示。电感耦合型　电场能加速电子并且能形成离子化碰撞。由于感应　电场的方向是回旋型的，因此电子也就往回旋方向　加速，使得电子因回旋而能够运动很长的距离而不　会碰到反应腔内壁或电极，这样就能在低压状态（几　个ｍＴ）Ｔ制造出高密度的等离子体。　为了给反应腔中的高能离子定方向，淀积过程　

图５应用材料公司（ＡｐｐＩ　ｉｅｄ　ＭａｔｅｒｉａＩｓ　Ｉ　ｎＧ．）　的ＨＤＰ　ＯＶＤ反应腔示意图　

ＩｎｄｕｃｔｉｖｅＣｏｕｎ１　１　ｎ　ｇ　；　

ｉｎ　ｃｏｉｌ　

（ｒｅｄｕｃｅｄ）　图６电感耦合等离子反应器（Ｉ　ＣＰ）工作原理示意图　中ＲＦ偏压被施加于硅片上，推动高能离子脱离等　

－　●●＾．，＾…＾…；……一　http://www.6lib.com 第六图书馆www.6lib.com第六图书馆离子体而直接接触到硅片表面，同时偏压也用来控　制离子的轰击能量。在ＨＤＰ　ＣＶＤ反应腔中，等离子　体离子密度可达１０ｕ～１０　２／ｃｍ，（２—１０ｒｏＴ）。由于如此高　的等离子体密度加上硅片偏压产生的方向，使ＨＤＰ　ＣＶＤ可以填充深宽比为４：１甚至更高的间隙。　在ＨＤＰ　ＣＶＤ反应腔中高密度等离子体轰击硅　片表面会导致很高的硅片温度，然而ＨＤＰ　ＣＶＤ工　艺的重要应用之一一金属层间绝缘层（Ｉｎｔｅｒ－Ｍｅｔ—　ａｌ—Ｄｉｅｌｅｃｔｒｉｃ）必须在４００％低温下进行，以避免损伤　金属铝（铝的熔点是６６０％），另外，高的热负荷会引　起硅片的热应力。对硅片温度的限制要求对硅片进　行降温，在ＨＤＰ　ＣＶＤ反应腔中是由背面氦气冷却　系统和静电卡盘（Ｅｌｅｃｔｒｏｓｔａｔｉｃ　Ｃｈｕｃｋ）共同在硅片和　卡盘之间形成一个热传导通路，从而来降低硅片和　卡盘的温度，　ＨＤＰ　ＣＶＤ的反应包含两种或多种气体参与的　化学反应。根据淀积的绝缘介质掺杂与否及掺杂的　种类，常见的有以下几种：　●非掺杂硅（酸盐）玻璃　（ＵＳＧ，Ｕｎ－ｄｏｐｅｄ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）　ＳｉＨ４＋Ｏ２＋Ａｒ　ｕＳＧ＋挥发物　●氟硅（酸盐）玻璃　（ＦＳＧ，Ｆｌｕｏｒｏｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）　ＳｉＨ４＋ＳｉＦ４＋０２＋Ａｒ　ＦＳＧ＋挥发物　●磷硅（酸盐）玻璃　（ＰＳＧ，Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）　ＳｉＨ４＋ＰＨ３＋Ｏ２＋Ａｒ　ＰＳＧ＋挥发物　３．ＨＤＰ　ＣＶＤ工艺的重要指标　淀积刻蚀比（ＤＳ　ｒａｔ　ｉ０）　如前所述，ＨＤＰ　ＣＶＤ工艺最主要的应用也是其　最显著的优势就是间隙填充，如何选择合适的工艺　参数来实现可靠无孔的间隙填充就成为至关重要的　因素。在半导体业界，淀积刻蚀比（ＤＳ　ｒａｔｉｏ）被普遍采　用作为衡量ＨＤＰ　ＣＶＤ工艺填孔能力的指标。淀积　蚀刻比的定义是：　ｈｔｔｐ：Ｉｌｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ　淀积刻蚀比＝总淀积速率，刻蚀速率＝（净淀积　速率＋刻蚀速率），刻蚀速率　这里的总淀积速率指的是在假定没有刻蚀的条　件下的淀积速率，而净淀积速率则是在同步淀积和　刻蚀过程中的淀积速率。实现对间隙的无孔填充的　理想条件是在整个淀积过程中始终保持间隙的顶部　开放以使反应物能进入间隙从底部开始填充，也就　是说，我们希望在间隙的拐角处淀积刻蚀比为ｌ，即　净淀积速率为零。对于给定的间隙来说，由于ＨＤＰ　ＣＶＤ工艺通常以Ｓｉｌ　作为绝缘介质中Ｓｉ的来源，　而Ｓｉｌ　解离产生的等离子体对硅片表面具有很强　的化学吸附性，导致总淀积速率在间隙的各个部位　各向异性，在间隙拐角处的总淀积速率总是大于在　间隙底部和顶部的总淀积速率，另一方面，刻蚀速率　随着溅射离子对于间隙表面入射角的不同而改变，　最大的刻蚀速率产生于４５　到７０℃之间，正好也是　处于间隙拐角处。如果间隙拐角处的淀积刻蚀比远　大于１，间隙的顶部会由于缺乏足够的刻蚀而迅速　关闭，在间隙内就会形成空洞，反之，如果间隙拐角　处的淀积刻蚀比小于１，在间隙拐角处的过度刻蚀　会产生　剪断”效应破坏绝缘介质下的金属层或抗　反射涂层，严重者会导致漏电流和器件的失效。图７　即是ＨＤＰ　ＣＶＤ工艺在上述三种典型淀积刻蚀比下　对间隙填充情况的示意图。　（下转第６１页）　

ａ）间隙搦角处淀袱刻蚀比＜１，　对金属和抗反射滁屠过度刻蚀　

ｂ）ｆｌ｛＝Ｊ隙拐角处淀秋刘蚀比＞１，　剿蚀不足会导致夹断和空洞