频率计设计实验报告一 实验目的1. 熟练运用用Verilog HDL 编程实现逻辑电路的方法2. 熟练运用Xilinx ISE 等软件的使用3. 整合上学期所学会的单片机和CPLD 的知识，完成此综合性实验二 实验原理频率计信号的频率，就是信号在单位时间(1s)内周期性变化的次数。
若在一定时间间隔t 内测得信号的周期性变化次数为N ，则其频率可表示为： f=N/t框架主要性能指标频率准确度 。
误差主要来自闸门时间相对误差。
实验中对频率准确度的基本要求为0.1% (f>1000Hz 时)。
频率测量范围。
在输入信号幅度符合要求时，能够进行测量的频率区间。
实验中对频率测量范围的要求是1Hz-10MHz （输入信号幅度为0.5V-5V ）。
方案一方案1-时序Clock方案1-细节闸门信号的周期与占空比采用秒闸门，占空比为80%锁存信号的产生由时钟信号输入，CPLD 编程完成计数器输出格式和位数由于CPLC 资源有限，只能测到0—100KHz 的信号计数器清零信号的产生由时钟信号输入，CPLD 编程完成显示格式由数码管显示，只有五位数字，即0—99999方案2-CPLD+单片机方案2-IIIIIIIVV Signal in Clock由8MHz 的晶振分频至0.8Hz ，作为闸门信号闸门信号：占空比为80%，低电平时间为0.25s ，高电平时间为1s （闸门）方案2-时序与方案1的时序相似，只是锁存器已不存在，无需锁存信号计数器清零信号是在单片机完成读取后给出方案2-关于选择器用选择器的目的在于减少单片机引脚的使用可每次读取一个显示位所对应的数据方案3-CPLD+单片机方案3-频率由单片机计算得到闸门信号由输入信号同步，因此其时间可变可由闸门时间内输入脉冲出现的数目Ns 和闸门时间内晶振信号脉冲出现的数目Nc 得到输入信号的频率：fs = Ns * fc / Nc方案3-闸门时间可调节适应不同频率的输入信号单片机（或CPLD ）感知输入信号的频率范围，并由此调节闸门时间闸门时间的调节必须是在一次完整的计数显示过程后进行Xilinx 集成软件环境 ISE（Integrated Software Environment ）Clock 闸门速度选择1.设计输入：原理图、硬件描述语言编程2.综合（Synthesize）：将原理图、HDL文本等设计输入转换成由门电路、RAM、寄存器等基本逻辑单元组成的逻辑连接，并根据约束条件进行优化。
考虑到测量方便，将数字频率计划分为四档：10～99Hz 、100～999Hz 、1000～9999Hz 、10000～99999Hz 。
这样可以保证每一档三位有效数字，而且第三位有效数字误差在±2以内时即可达到精度要求。
三个输入信号：待测信号、标准时钟脉冲信号和复位脉冲信号。
设计细化要求：频率计能根据数字频率计设计计双0102 雷昊 2001011830786一、课程设计内容及要求本次课程设计要求设计并用FPGA 实现一个数字频率计，具体设计要求如下：测量频率范围： 10Hz ～100KHz 精度： ΔF / F ≤ ±2 %系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED 发光二极管编程语言：Verilog HDL / VHDL二、系统总体设计输入待测信号频率自动选择量程，并在超过最大量程时显示过量程，当复位脉冲到来时，系统复位，重新开始计数显示频率。
基于上述要求，可以将系统基本划分为四个模块，分别为分频、计数、锁存和控制，并可以确定基本的连接和反馈，如上图所示。
三、系统及模块设计与说明如左图所示为数字频率计测量频率的原理图。
已知给定标准时钟脉冲高电平时间，将此0T 高电平信号作为计数器闸门电平，通过计数器得到时间内待测脉冲的个数N ，则有。
由图示可以看出，一个闸门电平时间内0T 0T Nf计数的最大误差为N ±1，为保证误差要求取N ≥100。
经计算，四档的闸门电平时间分0T 别为10s 、1s 、0.1s 和0.01s 。
仅对计数器计数值N 进行简单的移位即可得到结果。
产生闸门电平的工作由分频器完成。
分频器采用计数分频的方法，产生计数闸门电平和一系列控制脉冲，并接受计数器和控制器的反馈。
控制器主要用来判断计数器计数是否有效，从而控制档位转换，锁存器打开、关闭和设定值。
计数器在分频器和控制器的作用下对输入待测信号计数，并把计数值输出，在计数溢出时向控制器和分频器发送溢出脉冲。
电子电路实验报告学院（系）电子与信息工程学院专业电子信息工程（中意）学生姓名秦翰学号11523032013 年8 月2日一、数字频率计的原理频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号。
因此数字频率计实际是一个脉冲计数器，即在单位时间里所统计的脉冲个数，所以我们课题研究的主要内容放在计数脉冲电路。
实际应用中测量频率和周期的方法一般可分为无源测频法、有源测频法及计数器法等方法。
计数器法，又分为直接测频法和间接测频法。
（1）直接测频法，即在一定闸门时间内测量被测信号的脉冲个数。
用一标准闸门信号（闸门宽度为T c ）对被测信号的重复周期进行计数，计数结果为N x 时，其待测频率为时间T c 为标准闸门宽度（s ），N x 为计数器计出的脉冲个数（重复周期数），测量的精度主要取决于计数N x 的误差。
其特点在于：测量方法简单；待测信号频率越高，精度越高；测量时间越长，误差越小；但当待测信号频率较低时，误差较大。
（2）间接测频法，如周期测频法。
此法是在待测信号的一个周期T x 内，记录标准频率信号变化次数N 0。
这种方法测出的频率是x F =0N /x T （公式2-2） 此法的特点是低频检测时精度高，但高频检测时误差很大。
为了提高T 法高频测量时的精度可通过A 分频使待测信号的周期扩大A 倍。
数字频率计作为数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着复杂可编程逻辑器件的广泛应用，以EDA 工具作为开发手段，运用VHDL 语言。
将使整个系统大大简化。
提高整体的性能和可靠性。
1.电路的组成及工作原理(1) 电路的组成数字频率计一般都由振荡器、分频器、三级CMOS 反相器、控制器、计数译码器、LED 显示器这几部分组成。
首先晶振信号由振荡器的振荡电路产生一个标准频率信号，经分频器分频得到2Hz 的控制脉冲。
