数字逻辑 2018期末复习（一）
2018.5.20
一、单项选择题
1、n 个变量可构成（ 3 ）个最小项。 （1）、2n （2）2n-1 （3）n
2 （4）1
2
-n
2、集电极开路（OC ）门电路如下所示，该电路实现的逻辑功能是（ 1 ）。
（1）DE ABC ? （2）ABCDE （3）DE ABC +（4）DE ABC ?
3、若两个逻辑函数表达式的对偶式F`和G`相等，则逻辑函数F 和G （ 1 ）。 （1）相等 （2）不相等 （3）可能等也可能不等 （4）互补
4、为了实现将D 触发器转换为JK 触发器，D 应等于（ 1 ）。
（1）Q K Q J + （2）Q K JQ + （3）Q K Q J + （4）Q K JQ + 5、构成一个6进制加法计数器，至少需要（ 2 ）个触发器。 （1）2个 （2）3个 （3）4个 （4）5个
6、对同一逻辑门电路，分别使用正逻辑和负逻辑表示输入和输出之间的关系，其表达式( 2 )。 (1) 互为反函数 (2) 互为对偶式 (3)相等 (4) 答案都不对
7、F （A,B,C,D)=AB+CD,它包含的最小项个数是( 3 ) (1) 2个 (2) 4个 (3) 7个 (4) 8个
8、下列编码是有效余三码的是( 3 )。
(1) 1111 (2) 0000 (3) 1010 (4) 0010
9、F(A,B,C,D)=AB+CD ，变量A,B,C 哪个取值组合能使F=1。( 2 ) (1) 0000 (2) 0011 (3) 0101 (4) 1010
10、八进制数（175.236）8的十六制数是( 1 )。 (1)
16
(7.4)D F (2)
16
(7.4)D E (3)
16
(7.4)C F (4)
16
(7.3)D F
11、下列逻辑函数中，与（A+B ）(A+C)等价的是( 3 )。 (1) F=AB (2)F=A+B (3) A+BC (4) F= B+C 12、函数F 的卡诺图如图1-1，其最简与或表达式是( 4 )。
(1)D B A D B A F +=D C A + (2)D B A D C A C B A F ++= (3)D C A D B A C B A F ++=(4)D B A D B A D B A F ++=
13、 二极管或门的两输入信号AB=( 1 )时，输出为低电平。
（1）00
（2）01
（3）10
（4）11
14、4:10线译码器，输入信号端有( 4 )个。 (1)10 (2) 2 (3) 3 (4)4 15、用四选一数据选择器实现函数Y=
101A A A A +，应使( 1 )。
(1)D0=D2=0，D1=D3=1 (2)D0=D2=1，D1=D3=0 (3)D0=D1=0，D2=D3=1 (4)D0=D1=1，D2=D3=0 16、时序电路中不可缺少的部分为( 2 )。
(1)组合电路 (2) 记忆电路 (3) 同步时钟信号 (4) 组合电路和记忆电路
17、与非门构成的基本RS 触发器，欲使该触发器保持现态，即1n n
Q Q +=，则输入信号应为( 2 )。
(1)S=R=0 (2)S=R=1 (3)S=1，R=0 (4)S=0，R=1
17、n 个触发器构成的计数器中，有效状态最多有( 4 )个。 (1)n (2)2n (3)2n-1 (4)2n
18．把一个五进制计数器与一个四进制计数器串联可得到( 4 )进制计数器。
图1-1
(1)4 (2)5 (3)9 (4)20 19、双向数据总线常采用( 3 )构成。
(1) 数据分配器(2) 数据选择器(3)三态门(4)译码器 20、最小项ABCD 的逻辑相邻项是( 2 )。
(1)ABCD (2)ABCD (3) ABCD (4)ABCD
21、 设相同变量构成的最小项和最大项 ，则i i M m + ＝（ 2 ）。 （1）0
（2）1
（3）i m
（4）i M
22、 逻辑函数F （ABC ）=A ⊙C 的最小项标准式为( 3 )。 (1)F=∑（0，3）
(2)C A C A F += (3)F=m0+m2+m5+m7
(4) F=∑（0，1，6，7）
23、 一个四输入端与非门，使其输出为0的输入变量取值组合有( 4 )种。 (1) 15 (2) 8 (3) 7 (4) 1
24、 设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要( 3 )个异或门。 (1)2 (2) 3 (3) 4 (4) 5
25、某符号二进制数原码为11010,其补码为( 4 )。 (1) 01010 (2) 11010 (3) 10101 (4) 10110
25、逻辑函数F1=∑m （2，3，4，5, 7，8, 9，10）,2F ABC ABCD ABC ABC ACD =++++它们之间的关系是( 4 )。
(1)12F F = (2)12F F = (3)12F F = (4)1F 、2F 互为对偶式 26、若两个逻辑函数表达式的对偶式F`和G`相等，则逻辑函数F 和G （ 1 ）。
（1）相等 （2）不相等 （3）可能等也可能不等 （4）互补
27、 逻辑函数D B C B AD C A D C B A F +++=),,,( ，D C B A D C B A F +=),,,( 之间的关系是（ 2 ）。
（1）21F F = （2）21F F = （3）21,F F 互为对偶式 （4）没有关系 28、组合电路的输出（ 4 ）。
（1）与当前输入和以前的状态均无关； （2）仅与以前的状态有关； （3）与当前输入和以前的状态都有关； （4）仅与当前输入有关。
29、已知CD ABC F +=，选出下列可以肯定使F=0的情况（ 4 ）。
（1） B=C=1，D=1； （2） B=1，C=1； （3） C=1，D=0；
（4） C=D=1。
30、一位全加器有几个输入端（ 4 ）。
（1）1个； （2）4个；（3）.2个；（4）3个。
31、对56个物品进行二进制编码，最少要用（ 4 ）位二进制码。
（1）3位；（2）4位； （3）5位； （4）6位。
32、 编码器用7位二进制代码可对（ 2 ）个信号进行编码。
（1）64
（2）128 （3）32 （4）256
33、基本RS 触发器，当输入R=1、S=0时的Q 输出为（ 2 ）。 （1）置1； （2）置0； （3）保持； （4）不确定。 34、 D 触发器当D=1时， 1+n Q =（ 2 ）。
（1）0 （2）1 （3）n Q （4）n Q 35、1片74290，不可能实现( 4 )进制计数器。
（1） 3 （2）6 （3）10 （4）16
36、计数循环状态为0→1→2→3→0的计数器起始状态是3，则18个CP 后的状态是（ 2 ）。
（1）0 （2）1 （3）2 （4）3。
37、 2片74290，最多可实现( 2 )进制计数器。
(1) 10 (2) 20 (3) 100 (4) 128
38、用555定时器构成的施密特触发器的回差电压T U ?可表示为（ 3 ）。
（1）DD V 21
（2）DD V 31 （3）DD V 3
2 （4）DD V 39、单稳态触发器正常工作时输出脉冲的宽度取决于（ 4 ）。
1. 触发脉冲的宽度；
2. 触发脉冲的幅度；
3. 电源电压的数值；
4. 单稳态触发器外接的电阻、电容值。 40、施密特触发器具有（ ）特性，故具有较强的抗干扰能力。 （1）单向导电
（2）回差
（3）压电
（4）磁滞
41、施密特触发器常用于对脉冲波形的（ 4 ）。
（1）计数 （2）寄存 （3）延时与定时 （4）整形与变换
42、在双积分型A/D 转换器中，若计数器为10位二进制，时钟信号频率为MHz f 1=，则转换器的最大转换时间是（ 2 ）。
（1）69
10
2
（2） 6
10
10
2
（3） 6
11
102 （4）612
10
2
43、逐次比较A/D 转换器中，若 ，已知时钟频率为 ，则完成一次转换所需时间为（ 3 ）。 （1）s 10
（2）ms 10
（3）s μ10
（4）s 6
10-
二、填空题（共X 分，共 X 题，每题1 分）
0、数字系统是一个能够对 数字信号 进行加工、传递和存储的实体。
1、无符号二进制数（101101.101111）2的等值十六进制数是（ 2D.BC ）。
2、逻辑函数D C B A F ++=的反函数F =（ )(D C B A F += ）。
3、 二进制101001对应的八进制数为 51 ，十六进制数为 29 。
4、8421BCD 码000100110101所对应的十进制数为 135 。
5.十进制数59对应的二进制数为 111011 ，十六进制数为 3B 。 6、A 和B 都是逻辑变量则A+A+A +B+B+B =（ A+B ）。
7、已知函数的对偶式BC D C B A F ++='则它的原函数F=（ ))(()(C B D C B A F ++?+= ）。 8、用n 级触发器构成的计数器，计数容量最多可为（ 2n
）。
9、M GH D C B A F +++=])[(的对偶式是( M H G D BC A F ))
((+++= )。 10逻辑函数)7,4,2,0(),,(M C B A F ∏=最简与或式为=),,(C B A F ，
标准与或式为=),,(C B A F
。
11、逻辑代数的基本运算有(与) 、(或) 、(非) 三种。
12、 .表示逻辑函数的四种表示方式逻辑函数表达式 ，真值表 ， 逻辑电路图 ，卡诺图 。 13、（1001 1000）8421BCD =( 62 )16
14、有一个27种状态的编码，至少要用（ 5 ）个触发器来表示。
15、JK 触发器的特性方程为Q n+1
=(n n n Q K Q J Q +=+1) , D 触发器的特性方程为Q n+1
=(D)，T 触发器的
特性方程为Q n+1
=(n
Q T ⊕) 。
16、布尔代数的基本规则有代入规则，（ 反演规则 ）和对偶规则。
17、用卡诺图法化简逻辑函数比布尔代数法更容易得到最简的逻辑函数表达式，缺点是（ 变量个数 ）受一定的限制。
18、三态门中，除了高低电平两种状态外，还有第三种状态，这第三种状态称为 高阻 。 19、作为逻辑取值的0和1，并不表示数值的大小，而是表示逻辑电路电平 高 与 低 两个状态。
20、数据分配器是一种单路输入，____多________输出的逻辑构件。
21、组合逻辑电路在结构上不存在输出到输入的___反馈_____，且电路的输出与_历史__输入状态无关。 22、采用一对一法进行状态编码时，10个状态需要用___4___个触发器实现。 23、利用并项法1=+A A ，C B A ABC +的简化表达式为__AC_____________。
24、锁存器或触发器再电路上具有两个稳定的物理状态，我们把输入信号变化之前的状态称为__现态______，输入信号变化后的状态称为___次态_____。
25、与电平触发的主从触发器相比， 边沿 触发器的抗干扰能力较强。
26. 同步RS 触发器的特性方程中约束条件R ·S=0，所以它的输入信号不能同时为 1 。 27、用计数器产生110010序列，至少需要____6___个触发器。
28、 555定时器由 5分压器 、两个 比较器 、 基本RS 触发器 以及输出缓冲级和开关放电管组成。
29、权电阻D/A 转换器最大特点是 转换速度快 。
30. 单稳态电路可用于 脉冲的整形 、 定时 、延时等。 31. D/A 转换器的建立时间是指 输出达到稳定值所需要的时间 。
32. 异或门电路中，当两个输入端的输入为 01 或 10 组合时，输出为1，两个 输入为 00 或 11 组合时，输出为0。
33. 数据分配器的功能相当于一个多输出的数据开关，是将 一个 数据源来的数据根据需要，送到 多个不同的通道上去。经过选择，把通道的数据传送到的公共数据通道上去。 34. 既具有加法计数又具有减法计数功能 的计数器称为可逆计数器。
三、逻辑函数化简
1、用公式法化简下列函数为最简与或式（1）D
D
C
C
A
B
A
F+
?
+
+
?
=
1
D
C
A
B
D
C
A
B
A
D
C
C A
B
A
D
D
C
C A
B
A
F
+
+
+
=
+
+
+
?
=
+
+
+
?
=
+
?
+
+
?
=
1
（2）)
)(
)(
(
2
D
B
D
B
C
A
F+
+
+
=
C
B
AB
B
C
A
D
B
D
B
C
A
F
+
=
?
+
=
+
+
+
=
)
(
)
)(
)(
(
2
2、用真值表证明等式AB
B
A
B
A+
=
⊕
（1）F(A,B,C,D)=∑m(3,6,8,9,11,12) + ∑d(0,1,2,13,14,15)
（2）)15,14,13,12,10,8,7,6,3,
2(),,,(3∑=m D C B A F
（3）D C B A ABC D C B D B A CD A C B A F +++++=
D AC C B A F ++=
1
1
10
1 1 1 1 11 1 1 1 1 01 0 0 0 1 00 10 11 01 00 AB 1
1 10
1 1 1
1 11 1 1 01 1 1 00 10 11 01 00 AB CD CD
5、公式化简：B A C
B C A BC B AC AB A C B A C B A F +=++++++=++++=))((；
6、AC AD D C B A F +=),,,(；
AB
CD 00011110000111
10d d
d 11
1d
d d
四、组合逻辑电路题
1、 根据下列电路列出函数式，并说明电路的逻辑功能。
ABC C ABC B ABC A F ??=
根据函数真值表可知，该电路是一个三数不一致判断电路。
A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0
2、列出如图所示电路的真值表，并分析电路的逻辑功能。
A B C
F
3、图a 所示的逻辑电路的A 、B 端输入波形如图（b ）所示，画出此电路在S=1和S=0时端出端F 的波形。 A
B
F
A B F S (a)(b)
(S=1)
(S=0)F
S=0时，F=A ，与A 波形相同 S=1时，F=B ，与B 波形一样
4、逻辑电路的输入信号ABC 与输出信号F 的波形如下图所示。①列出逻辑函数F 的真值表；②写出函数的逻辑表达式；③画出相应的电路图。
A
B
C
F
C B A C B A F )(+=+=
5、用3-8译码器74138和门电路产生逻辑函数C AB C B C A F ++=。 解：∑=++=)6,5,3,1(m C AB C B C A F
1
F
五、触发器
1、由门和触发器构成的电路如下图所示，设触发器的起始状态为“0”，试根据时钟脉冲CP和A、B的输
入画出Q端的波形。
解：
6、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。（写出设计过程）
解：
A B F
0 0
0 1
1 0 1 1 1
1
A
B
F
&
&
1
&
1
S
R
Q
Q
R
S
1J 1K
C1Q
X CP
=1
Z
CP
X
2、由与非门组成的基本RS 触发器，设初始状态为0，输入S 、R 的波形如图所示，试画出Q 和Q 的波形图。
解：
3、试分析如图所示电路，画出其状态表和状态图。设电路的初始状态为0，试画出如图输入波形作用下的Q 和Z 的波形图。
解：n
n n Q
K Q J Q +=+1 X Q n =+1 n Q X Z ⊕=
六、同步时序电路
1、试分析下列同步时序逻辑电路，作出方程组、状态转换表、状态转换图、时序图并说出该电路完成什么功能。
J 1=K 1=1,Q 1n+1=Q 1n
J 2=K 2=Q 1,Q 2n+1
=Q 1n
⊕Q 2n
Z=Q 1Q 2
现态
次态
Q 2n Q 1n
Q 2
n+1
Q 1
n+1
0 0 0 1 0 1 1 0 1 0 1 1 1 1
0 0
该电路是一个模4加法计数器。
2、分析下图电路功能，画出状态转换图。
00/0 01/0
10/0
11/1
CP
解：当74LS161计数到Q 3 Q 2 Q 1 Q 0 = 1001时，使0 D L ，为置数创造了条件。当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D 3 D 2 D 1 D 0 = 0000。是一个十进制计数器
0000→0001→0010→0011→0100 ↑ ↓ 1001←1000←0111←0110←0101
3、试分析如图所示电路，写出其时钟方程、驱动方程、状态方程、画出状态表、状态图。
000
001010011
100
101
110111
解：
时钟方程：↓===CP CP CP CP 210 驱动方程：10=J 10=K
n Q J 01= n
O Q K =1
n n Q Q J 012= n n Q Q K 012= 状态装换图：
状态方程：n
n Q Q 010=+
n n n Q Q Q 011
1
⊕=+
n
n n O n Q Q Q Q 211
2
)(⊕=+
4、分析下图的电路功能，画出状态转换图。
期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装
中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）
A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）
北京邮电大学2008——2009学年第一学期 《数字逻辑与数字系统》期末考试试题（A ） 考试注意事项 一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等物品一律放到考场指定位置。 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。 五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。 考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分 满分 10 20 10 10 10 12 14 14 得分 阅卷 教师 一、选择题（每小题1分，共10分。） 1． )D C B (B )B A (A F ++++==( ) A . B B . A+B C . 1 D .AB 2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（ ）。 A .( 10000011)2 B .(10100100)2 C . (1010011)2 D . (11001011)2 4． 74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端ab 、a=b 应为（ ）。 A . ab 接地，a=b 接地 B . ab 接高电平，a=b 接高电平 C . ab 接高电平，a=b 接地
数字电路与逻辑设计期末考试样题 一、TO FILL YOUR ANSWERS IN THE “( )”（1’ X 5） 1. An unused CMOS NAND gate input should be tied to logic ( ) or another input. 2. DAC can proportionally convert ( ) input to analog signal output. 512 3. A truth table for a ( ) input, 4-output combinational logic function could be stored in a 4 EPROM. 4. The RCO output of 74X163 is asserted if and only if the enable signal ( )is asserted and the counter is in state …1111?. 5. If the signed-magnitude representation is（001101）2 for one number, then it?s 8-bit two?s complement representation is（）2. 二、Single selection problems: there is only one correct answer in the following questions.（2’ X 5） 1、An 8-output demultiplexer has ( ) select inputs. A. 2 B. 3 C. 4 D. 5 2、For a logical function ,which representation as follows is one and only（唯一）. ( ) A. logic expression B. logic diagram C. truth table D. timing diagram 3、In general, to complete the same function, compared to a MOORE machine, the MEAL Y machine has （）。 A. more states B. fewer states C. more flip-flops D. fewer flip-flops 4、To design a “1000001” serial sequence generator by shift registers, at least needs a ( ) bit shift register. A. 2 B. 3 C. 4 D.5 5、The following logic expressions is equal, and the hazard-free one is ( ). A. F=B?C?+AC+A?B B. F=A?C?+BC+AB? C. F=A?C?+BC+AB?+A?B D. F=B?C?+AC+A?B+BC+AB?+A?C?
- - 优质资料 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷考试时间：110 分钟 XXXX 学院 ______________系级班 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F =B ． C AB F += C ．C A AB F += D ．C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ．BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 得分 评卷人 装 订 线 内 请 勿 答 题
- 优 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++=功能相等的表达式为___C_____。 A ．D C B A F +++=D C B A F +++= ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz
数字逻辑考试题 数字逻辑考试题(一) 一、填空（共17分，每空1分） 1. （1011.11）B =（ ） D =（ ）H 2. （16）D =（ ）8421BCD 码。 3. 三态门的输出有 、 、 三种状态。 6. ABC C B A Y =),,( 的最简式为Y= 。 7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。 10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。 11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。 12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。 13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。 二、选择（共10分，每题1分） 1. DE BC A Y +=的反函数为Y =（ ）。 A. E D C B A Y +++?= B. E D C B A Y +++?= C. )(E D C B A Y +++?= D. )(E D C B A Y +++?= 3. 十进制数25用8421BCD 码表示为（ ）。 A. 10101 B. 0010 0101 C. 100101 D. 10101 4. 若用1表示高电平，0表示低电平，则是（ ）。 A. 正逻辑 B. 负逻辑 C. 正、负逻辑 D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）。 A. AC BC AB Y = B. BC AC AB Y ++= C. BC AC AB Y ++= D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ ）。 A. 1个 B. 2个 C. 3个 D. 4个 9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。 A. 在结构上只能由各种门电路组成 B. 电路中不包含记忆（存储）元件 C. 有输入到输出的通路 D. 有输出到输入的反馈回路 10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输 出07~Y Y 为（ ）。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 三 、简答题（共15分，每题5分）
期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。
《数字逻辑》期末考试 A 卷参考答案 、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分） 1、为了表示104个信息，需7位二进制编码[V ] 2、BCD码能表示0至15之间的任意整数[X ] 3、余3码是有权码[X ] 4、2421码是无权码[X ] 5、二值数字逻辑中变量只能取值 6、计算机主机与鼠标是并行通信 7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ] [X ] [V ] [V ] 9、上升时间和下降时间越长，器件速度越慢[V ] 10、卡诺图可用来化简任意个变量的逻辑表达式[X ] 、写出图中电路的逻辑函数表达式。（每小题5分，共10分） 1、F=A B 2、F= AB CD 2分，共20分）
1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A ° TTL 电路 (A) F = ABCD (B) F = AH ? CD - (C) F= A + B + C + D (D) F = A + B ? C + D (E) F= A BCD 4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _° (A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q. (D) BC= 1 , D= 1 5、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。 (A) AB + AC + BC (B) AB + C (A4-B) (C) AB + CAB A — O ? =1 1 Q A |— I 1 F ?- & 1 Q A B L I l — (B) 悬0 ---- 空 。— A — & Bo — Co- & B A 3 ?满足如图所示电路的输岀函数F 的表达式为丄3 B 1 o — V OF
2018~2019 数字逻辑设计期末考题 回忆 by liuxilai && 18~19年选课同学 一、简答题（6×5=30分） 1、非确定组合逻辑优化中的蕴含项、质蕴含项和实质蕴含项 2、简述SR、D、JK、D触发器的功能 3、建立时间（setup time）和保持时间的概念，并说明如何确保同步时序逻辑电路正常的工作 4、请简述摩尔机、米利机和同步米利机的概念，并说明如何将前两者转换为后者 5、状态等价的两个含义 6、状态分配的五个原则 二、组合逻辑（2×10=20分） 1、用卡诺图化简以下函数，画卡诺图，并写出蕴含项与实质蕴含项（SOP） F(A,B,C,D)=m(0,2,8,9,10,14)+d(3,4,5) 2、用QM算法化简以下函数 F(A,B,C,D)=m(0,1,2,5,6,7,8,9,10,14)+d(12) 三、时序逻辑（15×2=20） 1、用163计数器设计从1~24计数的计数器，输入为时钟信号CLK，，使能信号En,输出为进位ECO与h[4:0]。 2、使用蕴含表法化简以下状态表 四、状态机设计（30分） 1（10分）、用verilog语言，设计识别串行同步输入序列为1的同步米利机，初始状态复位时输出为0，当1的个数被3整除时输出为1. 2、（20分）米利机，当输入序列中出现011或101时，输出z0有效，序列可重叠。
1（10分）、给出以下状态图，补充完整（图中状态内的编码与输入序列无关）。 2）使用D触发器与最少的NAND与非门，根据上面的状态分配设计电路 （2分）画出二进制状态表 （8分）触发器激励输入与电路输出的卡诺图化简，并写出化简后的函数。
09年数字逻辑期末试卷(A卷)试题及答案
华东师范大学期末试卷（A ） 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑______ 学生姓名：___________________ 学 号：___________________ 专 业：___________________ 年级/班级：__________________ 课程性质：公共必修、公共选修、专业必修、专业选修 ………………………………………………………………………………………… 一、填空题 （20分，每空2分） 1. （34.5）10 = ( （1） 11 0100.0101 )8421BCD = ( （2） 100010.1 )2 = ( （3） 2 2.8 )16 。 2. ()Y A B C CD =++的对偶式为___（4）Y ’A C B C A D ''''''=++ 。 3. 在数字系统中，要实现线与功能可选用___（5）OC/OD 门；要实现总线结构可选用___（6）传输 门。 4. 化简F （A,B,C,D ）=∑m(3，5，6，7，10)＋d （0，1，2，4，8）可得 (7) F ＝A ’＋B ’D ’ 。 5. 已知某左移寄存器，现态为011001，若空位补0，则次态为 (8)110010 。 6. 二进制数（－ 10110）2的反码和补码分别为 （9）101001 和 （10）101010 。
二、选择题(20分，每题2分) 1.在下列逻辑部件中．不属于组合逻辑部件的是 D 。 A．译码器 B．编码器 C．全加器 D．寄存器 2.逻辑表达式A+BC ＝ B 。 A．A＋C B．(A＋B)(A＋ C) C．A+B+ABC D．B＋C 3.能得出X＝Y的是 C A．X＋Z＝Y＋Z B.XZ=YZ C. X＋Z＝Y＋Z且XZ=YZ D.以上都不能 4.为将D触发器转换为T触发器，图中所示电路的虚框内应是 _ A_。 A．同或门B．异或门 C．与非 门D．或非门 5.设A1、A2、A3为三个信号，则逻辑函数 C 能检测出这三个信号中 是否含有奇数个高电平。 A．A1A2A3 B．A1+A2+A3 C．A1⊕A2⊕A3 D．A1＋A2A3 6.以下说法正确的是 C A．TTL门电路和CMOS门电路的输入端都可以悬空
北京XX 大学2006——2007学年第一学期 《数字逻辑与数字系统》期末考试试题（A ） 一、选择题（每小题1分，共10分。） ．卡诺图如图1所示，电路描述的逻辑表达式F=( ）。 A. ∑m(1,2,4,5,9,10,13,15) B. ∑m(0,1,3,4,5,9,13,15) C. ∑m(1,2,3,4,5,8,9,14) D. ∑m(1,4,5,8,9,10,13,15) ．在下列逻辑部件中，不属于组合逻辑部件的是（ ）。 A. 译码器 B. 锁存器 C.编码器 D.比较器 ．八路数据选择器，其地址输入端（选择控制端）有（ ）个。 A. 8 B. 2 C. 3 D. 4 ．将D 触发器转换为T 触发器，图2所示电路的虚框 ）。 A. 或非门 B. 与非门 C. 异或门 D. 同或门 图2
A. 2n B. 2n C. n D. 2n-1 6．GAL 是指（ ）。 A.随机读写存储器 B.通用阵列逻辑 C.可编程逻辑阵列 D. 现场可编程门阵列 7．EPROM 的与阵列（ ），或阵列（ ）。 A. 固定、固定 B. 可编程、固定 C. 固定、可编程 D. 可编程、可编程 8．在ispLSI 器件中，GRP 是指（ ）。 A. 通用逻辑块 B. 输出布线区 C. 输入输出单元 D.全局布线区 9. 双向数据总线可以采用（ ）构成。 A.三态门 B. 译码器 C.多路选择器 D.与非门 10.ASM 流程图是设计（ ）的一种重要工具。 A. 运算器 B. 控制器 C.计数器 D. 存储器 二、填空题（每小题2分，共20分） 1. 图3所示加法器构成代码变换电路，若输入信号B 3B 2B 1B 0为8421BCD 码，则输出端 S 3S 2S 1S 0为______________________代码。 2. 2:4译码器芯片如图4所示。欲将其改为四路分配器使用，应将使能端G 改为 ___________________，而地址输入端A 、B 作为_________________________。 3. 门电路的输入、输出高电平赋值为逻辑_________，低电平赋值为逻辑________，这种关系为负逻辑关系。 4. 组合逻辑电路的输出只与当时的________状态有关，而与电路_______的输入状态无关。 5．译码器实现___________________译码，编码器实现___________________译码。
华东师范大学期末试卷(B) 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑________ 学生姓名：___秦宽________________ 学 号：_2013041046__________________ 专 业：____软件工程_______ 年级/班级：13级软件工程 课程性质：公共必修、公共选修、专业必修、专业选修 一、填空题 (20分，每空2分) 1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD 2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为 。 答案：与逻辑 3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。 答案：))((C A B A F D ++= ∑=m F (5，6，7) 2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。 答案：'D A + 4. 从结构上看，时序逻辑电路的基本单元是 。 答案：触发器 5. JK 触发器特征方程为 。 答案：Q K JQ ''+ 6.A/D 转换的一般步骤为：取样，保持， ，编码。 答案：量化
二、选择题 (20分，每题2分) 1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 答案：B 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 答案：D 3. 为实现“线与”逻辑功能，应选用（ ）。 A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 答案：A 5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。 A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B 6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。 B C
数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )10 4、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。 5、[X]反=0.1111，[X]补= 0.1111。 6、-9/16的补码为1.0111，反码为1.0110 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分） 5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 8分 2、分析以下电路，其中X 为控制端，说明电路功能。（10分）
西 安 金 戈 技 术 学 校 2008年秋季学期期末考试数字逻辑电路试卷 注意事项 1． 考试时间：120 分钟。 2． 本卷依据2005年颁布的《技工类院校考试要求》命制。 3． 请首先按要求在试卷的规定位置填写您的姓名、准考证号和所在班级。 4． 请仔细阅读各种题目的回答要求，在规定的位置填写您的答案。 5． 不要在试卷上乱写乱画，不要在试卷上填写无关的内容。 一. 判断: 1.数字电路抗干扰能力强的原因是只传递1和0的数字信息.. ( ) 2.BCD 码就是8421BCD 码. ( ) 3.卡诺图是真值表示的另一种形式,具有唯一性. ( ) 4.二极管可组成与门电路，但不能组成或门电路. ( ) 5.三极管非门电路中的三极管主要工作在放大状态. ( ) 6.组合逻辑电路中有具有记忆功能的逻辑部件. ( ) 7.译码是编码的逆过程. ( ) 8.触发器也称为半导体存贮单元. ( ) 9.同步触发器存在空翻现象,而边沿型触发器和主从型触发器克服了空翻. 10.JK 触发器的JK 端相当KS 触发器的SR 端. ( ) 二.选择: 1.若编码器编码输出位数为4位,则最多可对( )个输入信号编码. A.4 B.6 C.16 D.32 2.16选1数据选择器其地址输入至少应有( )位. A.2 B.4 C.8 D.16 3.半加器有( ),全加器有( ) A.2个输入端,2个输出端 B.2个输入端,3个输出端 C.3个输入端,2个输出端 D.3个输入端,3个输出端 4.二极管可组成的电路( ) A.只能是与门 B.只能是或门 C.与门和或门都可以 D.非门 5.通常能实现“线与”功能的门电路是（ ） A.OC 门 BTSL.门 C.TTL 与门 6.BCD 码是（ ） A.二进制码 B.十进制码 C.二一十进制码 7.下列逻辑函数表示方法中，具有唯一性的是（多选）（ ） A.真值表 B.逻辑表达式 C.逻辑图 D.卡诺图 8.下列选项中不属于卡诺图特点的是（ ） … … ……… ……考……………生… ……… …答……………题……………不……………准……………超……………过……………此……………线…………………
………密………封………线………以………内………答………题………无………效…… 电子科技大学2014 -2015学年第 2 学期期末考试 A 卷 课程名称：数字逻辑设计及应用考试形式：闭卷考试日期：2015年07 月13 日 考试时长：120 分钟 课程成绩构成：平时20/30 %，期中20/30 %，讨论20/0 %，期末40 % 本试卷试题由IV 部分构成，共 4 页。 I. Please fill the correct an swers in the brackets “( )” . ( 4’ X 10 = 40’ ) 1. For an 8-bit DAC (Digital Analog Converter), when the input is 010000002, its output voltage is 1.25V; If the input is 101000002 , the output voltage will be ( 3.125 或等效算式)V. 2. A state transition equation is Q*=JQ’+K’Q. If we use D flip-flop to complete the equation，the input of D flip-flop should be D = ( JQ’ + K’Q). 3. For a counter with N flip-flops, it has at most ( 2n) states. If the counter is Johnson counter, it has ( 2n) valid states. 4. After modification, an N-bit LFSR (Linear Feedback Shift Register) has (2N或2N-1) states. 5. D latch is also called transparent latch, it has two input signal D and C, one output signal Q. The relationship between the output Q and the input D is ( Q*=DC + QC' 或C=1时Q*=D, C=0时Q*=Q ). 6. To build a 64K x 8 ROM, we need ( 16 ) 4K x 8 ROM . 7. Only when both two-bit inputs A(A1,A0) and B(B1,B0) are equal, the output AEQB is 1, so the logic expression of AEQB is ( (A1⊙B1)·(A2⊙B2) 或其他等效表达). 8. State/output table for a sequential circuit is shown as table 1. X is input and Z is output. Assume that the initial state is S0, if the input sequence is X=10110110, the output sequence should be ( 100011108位或9位均算正确). 9. Transition/output table for a sequential circuit is shown in Table 2, X is input and Y is output, the sequential circuit is a modulus ( 4) up/down counter.
一、填空题 (20分，每空2分) 1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为 。 3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。 2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。 4. 从结构上看，时序逻辑电路的基本单元是 。 5. JK 触发器特征方程为 。 二、选择题 (20分，每题2分) 1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 +U CC +U CC -U BB R R K R C R B A B C F
5. 在下列逻辑部件中，属于组合逻辑电路的是（）。 A) 计数器B) 数据选择器C) 寄存器D) 触发器 6. 已知某触发器的时钟CP，异步置0端为R D，异步置1端为S D，控制输入端V i和输出Q的波形如图2所示，根据波形可判断这个触发器是（）。 图2 A) 上升沿D触发器B) 下降沿D触发器 C) 下降沿T触发器D) 上升沿T触发器 7. 寄存器要存放n位二进制数码时，需要( )个触发器。 A) n B) n log C) n2D) n/2 2 8. 下面哪种不是施密特触发器的应用：( ) A) 稳定频率脉冲输出B) 波形变换C) 脉冲整形D) 脉冲鉴幅 9. 下列哪个不能用555电路构成：( ) A)施密特触发器B)单稳态触发器C)多谐振荡器D)晶体振荡器 三、简答题(15分) 1．用公式法化简逻辑函数：Y＝A'BC +(A+B')C (7分)
广西科技大学2015—2016学年第 1 学期课程考核 试题 考核课程数字电路与数字逻辑（ A 卷）考核班级软件141、142 学生数 80 印数 85 考核方式闭卷考核时间 120 分钟 1、 选择题（每题2分，共20分） 1． 数字9的BCD码是1001，那么它的余三码是（ A ） A 1100 B 1001 C 0110 D 1111 2． 若输入变量A、B全为1时，输出F为1，其余情况下，F为0，那么F与AB的关系是（ B ） A B C D 3． 二进制数1100转换成十六进制数是（ C ） A 12H B 0AH C 0BH D 0CH 4． 逻辑表达式（ C ） A B C D 5． 组合逻辑电路通常由（ A ）组合而成。 A 门电路 B 计数器 C 触发器 D 寄存 器 6． 时序逻辑电路中一定包含（ C ） A 门电路 B 计数器 C 触发器 D 寄 存器 7． 有2个与非门构成的基本RS触发器，如果要触发器输出保持不变，则（ ） A B C D 8． T触发器，如果T端为高电平，那么CP脉冲来的时候，输出Q应（ ） A 为0 B 为1 C 保持不变 D 翻
转 9． 时序逻辑电路输出状态的改变（ ） A 仅与该时刻输入信号的状态有关 B 仅与时序电路的原状 态有关 C 与时序电路的原状态无关 D 与A、B两项皆有关 10． 以下（ B ）不是解决组合逻辑电路中竞争冒险现象的方法。 A 增加冗余项 B 使用卡诺图化简 C 增加选通脉冲 D 改变设计方法 2、 使用卡诺图法化简以下逻辑函数（每题5分，共20分） 1． 2． 3． 4． 3、 问答题（每题10分，共40分） 1． 分析下图所示的组合逻辑电路。 1） 写出逻辑表达式。（4分） 2） 画出真值表。（3分） 3） 说明其逻辑功能。（3分） 2． 现有一个T触发器，请使用必要的门电路将其转换成一个JK触发器。 3． 现有5个D触发器连接如下，RST是清零信号，清零之后 5个触
数字逻辑(A) 2010 — 2011 学年第一学期 课程名称：___数字逻辑________ 学生姓名：___________________ 学号：___________________ 专业：____软件工程_______ 年级/班级：__________________ 课程性质：公共必修、公共选修、专业必修、专业选修 一二三四五六七八总分阅卷人签名 一、填空题(20分，每空2分) 1. （2010）D =（）B = （）H = （）8421BCD 答案：（111 1101 1010）B= （7DA）H = （0010 0000 0001 0000）8421BCD 2. 仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为。 答案：与逻辑 3. 逻辑函数式F=AB+AC的对偶式为，最小项表达式为 ∑ F( )。 =m 答案：) F D+ + A =∑ (C B )( A F(5，6，7) =m 2.逻辑函数D ' '+ ' + ' + =的最简与或式 ' + + CD C A AC AB D ABC F' ABD C 是。 答案：'D A+ 4. 从结构上看，时序逻辑电路的基本单元是。 答案：触发器 5. JK触发器特征方程为。 答案：Q '+ K JQ' 6.A/D转换的一般步骤为：取样，保持，，编码。 答案：量化 二、选择题(20分，每题2分)
1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 答案：B 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 答案：D 3. 为实现“线与”逻辑功能，应选用（ ）。 A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 答案：A 5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。 A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B 6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。 +U CC +U CC -U BB R R K R C R B A B C F
《数字逻辑》期末考试 A 卷参考答案 一、判断题：下面描述正确的打‘V' ，错误的打‘X'（每小题1分，共10 分） 为了表 示104个信息，需7位二进制编码[V ] BCD 码能表示0至15之间的任意整数 余3码是有权码[X ] 2421码是无权码[X ] 二值数字逻辑中变量只能取值 计算机主机与鼠标是并行通信 计算机主机与键盘是串行通信 占空比等于脉冲宽度除于周期 1、 2、 3、 4、 5、 6、 7、 8 9、 0和1 , [X ] [V ] [V ] 且表示数的大小[X ] 上升时间和下降时间越长，器件速度越慢 10、卡诺图可用来化简任意个变量的逻辑表达式 二、写出图中电路的逻辑函数表达式。 （每小题 5分， 共10分） 1、F=A ? B 2、F= AB +CD B 三、选择题：（多选题，多选或少选不得分，每小题 2分，共20 分） *Uc< f UR i-u.
3、满足如图所示电路的输出函数F 的表达式为土卫_。 (A) F = ABCD (B) F = AB ? CD (E)F= A BCD 4 . 己知F = ABC + CD,可以肯定使F = 0的情况是』 5 ■ 逻辑函数AB +BCD +AC+ B C 可化簡为扎B,G D 一 (A) AB + AC + B C (B) AB + C (A + B) (C) AB +CAB (D) AB + C (E) 1 K 在图示电路中，能实现逻辑功能百的电路是」 TTL 电 路 (5 (U) 如图CMM 电路中，能实现非功能的是, 2? (A) （吕 ） (D) (E) □ - i - o (C)F= A + B + C + D (D)F= A + B ? C + D (A) A= 0, BC= 1 ； (B) B = 1 , C = 1 ； (C) AB = 1 , CD = 0; (D) BC=1, D= 1 B A C D D Q F