下载文档原格式
定时器和计数器是数字逻辑电路中常见的功能模块，用于时间测量和事件计数。
以下是一个可能的定时器计数器的定时实验设计方案：
实验名称：定时器计数器的定时实验
实验目的：
1. 了解定时器和计数器在数字电路中的应用；
2. 学习定时器的工作原理和使用方法；
3. 掌握计数器的功能及其在事件计数中的应用。
实验内容：
1. 定时器实验：
-设计一个简单的定时器电路，利用集成电路或开发板上的定时器模块，实现不同时间间隔的脉冲输出。
-调节定时器参数，观察输出信号的频率和占空比的变化。
2. 计数器实验：
-将定时器的输出信号连接到计数器输入端，通过计数器实现对脉冲数量的计数。
-设置计数器的初始值和计数方式，观察计数器的计数过程及计数结果。
实验器材与设备：
1. 集成电路或开发板上的定时器和计数器模块
2. 连接线、电源等实验器材
3. 示波器或数码多用表等测试仪器
4. 相关的实验软件和工具
实验注意事项：
1. 理解定时器和计数器的工作原理，正确连接和设置实验电路。
2. 注意电路连接的准确性，确保信号传输正常。
3. 在实验过程中注意观察输出信号波形和计数结果，及时调整参数以获取所需实验数据。
预期结果：
通过该实验，学生可以深入了解定时器和计数器在数字电路中的应用，掌握定时器的工作原理和调节方法，以及理解计数器在事件计数中的作用。
学生将能够实际操作定时器计数器模块，设计并搭建相应的实验电路，观察实验结果并进行数据分析。
这样的定时器计数器的定时实验设计旨在帮助学生加深对数字逻辑电路中定时和计数功能的理解，培养其实验操作能力和问题解决能力。
计数器的设计实验报告篇一：计数器实验报告实验4 计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。
图5－9－1 CC40192引脚排列及逻辑符号图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3 —计数器输入端Q0、Q1、Q2、Q3 —数据输出端CR—清除端CC40192的功能如表5－9－1，说明如下：表5－9－1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。
执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。
加法计数表5－9－减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。
北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181姓名：杨威学号：41818074 实验日期：2020 年5月26日一、实验名称：集成计数器及其应用1、实验内容与要求（1）用74161和必要逻辑门设计一个带进位输出的10进制计数器，采用同步置数方法设计；（2）用两个74161和必要的逻辑门设计一个带进位输出的60进制秒计数器；2、实验相关知识与原理（1）74161是常用的同步集成计数器，4位2进制，同步预置，异步清零。
引脚图功能表其中X。
3、10进制计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数输出QD、QC、QB、QA，进位输出RCO，显示译码输出OA、OB、OC、OD、OE、OF、OG2）计数范围：0000-10013）预置数值：00004）置数控制端LDN：计数到1001时输出低电平5）进位输出RCO：计数到1001时输出高电平画出如下状态转换表：CP QDQCQBQA0 00001 00012 00103 00114 01005 01016 01107 01117 10009 100110 0000（2）原理图截图仿真波形如下功能验证表格CLRN QD QC QB QA RCO0 0 0 0 0 01 0 0 0 1 01 0 0 1 0 01 0 0 1 1 01 0 1 0 0 01 0 1 0 1 01 0 1 1 0 01 0 1 1 1 01 1 0 0 0 01 1 0 0 1 11 0 0 0 0 04、60进制秒计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数十位输出QD2、QC2、QB2、QA2和计数个位输出QD1、QC1、QB1、QA1，进位输出RCO2）计数范围：0000 0000-0101 10013）预置数值：0000 00004）置数控制端LDN1（个位）：计数到0101 1001时输出低电平5）清零端CLRN2（十位）：计数到0110时输出低电平6）ENT：个位计数到1001时输出高电平7）进位输出RCO：计数到1001时输出高电平画出如下状态转换表CP QD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA10 0000 0000 20 0010 0000 40 0100 00001 0000 0001 21 0010 0001 41 0100 00012 0000 0010 22 0010 0010 42 0100 00103 0000 0011 23 0010 0011 43 0100 00114 0000 0100 24 0010 0100 44 0100 01005 0000 0101 25 0010 0101 45 0100 01016 0000 0110 26 0010 0110 46 0100 01107 0000 0111 27 0010 0111 47 0100 01118 0000 1000 28 0010 1000 48 0100 10009 0000 1001 29 0010 1001 49 0100 100110 0001 0000 30 0011 0000 50 0101 000011 0001 0001 31 0011 0001 51 0101 000112 0001 0010 32 0011 0010 52 0101 001013 0001 0011 33 0011 0011 53 0101 001114 0001 0100 34 0011 0100 54 0101 010015 0001 0101 35 0011 0101 55 0101 010116 0001 0110 36 0011 0110 56 0101 011017 0001 0111 37 0011 0111 57 0101 011118 0001 1000 38 0011 1000 58 0101 100019 0001 1001 39 0011 1001 59 0101 100160 0000 0000 （2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：5、实验思考题：（1）总结任意模计数器的设计方法。
2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。
（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。
（3）熟悉中规模集成计数器设计任意进制计数器的方法。
（4）初步理解数字电路系统设计方法，以数字钟设计为例。
2．实验仪器设备（1）数字电路实验箱。
（2）数字万用表。
（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。
（2）复习实验所用芯片的结构图、管脚图和功能表。
（3）复习实验所用的相关原理。
（4）按要求设计实验中的各电路。
4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。
（2）利用集成计数器芯片构成任意（N）进制计数器方法。
①反馈归零法。
反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。
把模数大的计数器改成模数小的计数器，关键是清零信号的选择。
异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。
还要注意清零端的有效电平，以确定用与门还是与非门来引导。
②反馈置数法。
反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。
其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。
n进制计数器的设计与制作实验报告一、实验目的本实验的目的是设计并制作一个n进制计数器，通过实践掌握数字电路设计和实现的方法和技巧，加深对数字电路原理的理解。
二、实验原理1. n进制计数器n进制计数器是一种能够进行n进制计数的电路，其中n为正整数。
在二进制计数器中，n=2。
在n进制计数器中，每当计数到n-1时，输出信号会发生一次溢出，并从0开始重新计数。
2. 计数器的类型根据计数方式不同，常见的计数器类型有同步计数器和异步计数器。
同步计数器需要所有触发器同时改变状态才能进行下一次计数；异步计数器则只需要一个触发器改变状态即可进行下一次计数。
3. 触发器触发器是数字电路中常用的存储元件，可以存储一个比特位（0或1）。
常见的触发器有SR触发器、D触发器、JK触发器等。
三、实验设备与材料1. 74LS74 D型正沿触发双稳态触发器2. 74LS90 4位十进制/BCD分频/技术性升降沿触发式二分频循环式计数器3. 7404 六反相器芯片4. 面包板5. 连接线四、实验步骤1. 按照电路原理图连接电路，将74LS90计数器的Q0-Q3输出接到7404反相器的输入端。
2. 将7404反相器的输出端连接到74LS74触发器的D端，同时将74LS74触发器的时钟端连接到74LS90计数器的CLK端。
3. 将最高位（Q3）的输出接到LED灯，用于观察计数情况。
4. 将面包板上电源线和地线连接好，开启电源。
五、实验结果经过实验，可以看到LED灯随着计数值不断变化。
当计数值达到7时，LED灯会熄灭并重新从0开始计数。
六、实验分析与结论本实验成功设计并制作出了一个n进制计数器。
通过实践掌握了数字电路设计和实现的方法和技巧，并加深了对数字电路原理的理解。
七、存在问题与改进方案1. 实验中使用的是四位十进制/BCD分频/技术性升降沿触发式二分频循环式计数器，如果需要进行其他进制的计数，则需要更换不同类型的计数器芯片。
2. 实验中使用的是74LS系列芯片，如果需要进行高速计数，则需要更换更快的芯片。
用集成计数器设计30进制计数器实验报告实验目的：使用集成计数器设计并实现30进制计数器。
实验原理：计数器是一种能够产生指定计数序列的电路。
集成计数器是一种能够将输入的脉冲数进行计数并输出指定的计数序列的集成电路。
其中，30进制计数器是能够实现从0到29以及从30到59的计数。
常见的集成计数器有74HC193、74HC161等。
在本实验中，使用74HC161作为30进制计数器的集成电路。
实验器材：1. 74HC161集成计数器2. 30个LED灯3. 10个3位7段数码管4. 30个电阻5. 30个NPN晶体管6. 电路连接线实验步骤：1. 将74HC161集成计数器连接到电路板上。
2. 将30个LED灯连接到计数器的Q0-Q4端口上。
3. 将10个3位7段数码管连接到电路板上。
4. 将30个电阻和30个NPN晶体管连接到数码管和LED灯上。
5. 将电路连接线连接到各个端口上。
6. 将电路板接通电源，检查各个部分是否正常工作。
7. 使用电源或手动输入信号，观察30进制计数器的计数情况。
实验结果：在实验中，成功地使用74HC161集成计数器设计了30进制计数器。
当输入信号为0-29时，计数器可以在LED灯上显示对应的数字。
当达到29时，计数器可以自动进位，并在数码管上显示30-59的数字。
实验结论：本实验成功地实现了使用集成计数器设计30进制计数器，并成功显示了计数器的计数序列。
这表明集成计数器在数字电路的设计中具有重大的应用价值，为数字电路的实现提供了重要的支持和保障。
计数器的设计实验报告一、实验目的本次实验的目的是设计并实现一个简单的计数器，通过对计数器的设计和调试，深入理解数字电路的基本原理和逻辑设计方法，掌握计数器的工作原理、功能和应用，提高自己的电路设计和调试能力。
二、实验原理计数器是一种能够对输入脉冲进行计数，并在达到设定计数值时产生输出信号的数字电路。
计数器按照计数方式可以分为加法计数器、减法计数器和可逆计数器；按照计数进制可以分为二进制计数器、十进制计数器和任意进制计数器。
本次实验设计的是一个简单的十进制加法计数器，采用同步时序逻辑电路设计方法。
计数器由触发器、门电路等组成，通过对触发器的时钟信号和输入信号的控制，实现计数功能。
三、实验设备与器材1、数字电路实验箱2、集成电路芯片：74LS160（十进制同步加法计数器）、74LS00（二输入与非门）、74LS04（六反相器）3、示波器4、直流电源5、导线若干四、实验内容与步骤1、设计电路根据实验要求，选择合适的计数器芯片 74LS160，并确定其引脚功能。
设计计数器的清零、置数和计数控制电路，使用与非门和反相器实现。
画出完整的电路原理图。
2、连接电路在数字电路实验箱上，按照电路原理图连接芯片和导线。
仔细检查电路连接是否正确，确保无短路和断路现象。
3、调试电路接通直流电源，观察计数器的初始状态。
输入计数脉冲，用示波器观察计数器的输出波形，检查计数是否正确。
若计数不正确，逐步排查故障，如检查芯片引脚连接、电源电压等，直至计数器正常工作。
4、功能测试测试计数器的清零功能，观察计数器是否能在清零信号作用下回到初始状态。
测试计数器的置数功能，设置不同的预置数，观察计数器是否能按照预置数开始计数。
五、实验结果与分析1、实验结果成功实现了十进制加法计数器的设计，计数器能够在输入脉冲的作用下进行正确计数。
清零和置数功能正常，能够满足实验要求。
2、结果分析通过对计数器输出波形的观察和分析，验证了计数器的工作原理和逻辑功能。
60进制计数器实验报告60进制计数器实验报告引言：计数器是一种常见的电子设备，用于记录和显示数字。
在日常生活中，我们常见的计数器是十进制计数器，即由0到9的数字循环计数。
然而，在某些特殊的应用场景中，十进制计数器可能不够灵活。
本实验旨在设计和实现一种60进制计数器，以满足特定需求。
实验目的：1. 设计并实现60进制计数器电路；2. 验证60进制计数器的功能和准确性；3. 探讨60进制计数器的应用价值。
实验原理：十进制计数器是通过使用4位二进制计数器和逻辑门电路来实现的。
同样地，60进制计数器可以通过使用更多位的二进制计数器和逻辑门电路来实现。
在本实验中，我们使用6位二进制计数器和逻辑门电路来构建60进制计数器。
实验材料：1. 74LS74型D触发器芯片 x 62. 74LS00型与非门芯片 x 23. 74LS08型与门芯片 x 14. 连线材料5. 示波器6. 电源实验步骤：1. 根据电路原理图，连接各个芯片和逻辑门，确保连接正确无误。
2. 将电源接入电路，注意电压和接线的正确性。
3. 使用示波器观察计数器输出的波形，并检查是否按照预期进行计数。
实验结果：经过实验，我们成功地设计并实现了60进制计数器。
计数器在每个时钟脉冲的作用下，能够准确地按照60进制进行计数，并输出相应的波形。
通过示波器观察，我们可以清晰地看到计数器的计数过程，以及在达到最大计数值后的溢出现象。
实验讨论：60进制计数器的设计和实现为特定领域的计数需求提供了解决方案。
例如，在时间测量中，60进制更符合人们对时间的感知和使用习惯。
此外，60进制计数器还可以应用于音乐节拍器、航天导航等领域，提供更灵活和精确的计数方式。
然而，60进制计数器也存在一些限制和挑战。
首先，由于60不是2的幂次，所以构建60进制计数器的硬件复杂度较高。
其次，60进制计数器在数字显示和数据传输方面需要进行转换，增加了额外的工作量和成本。
结论：通过本实验，我们成功地设计并实现了60进制计数器。
集成计数器的应用实验报告一、实验目的本实验旨在探究集成计数器的原理和应用，通过搭建电路和实验操作，加深对集成计数器的认识。
二、实验器材1. 集成计数器CD40172. 555定时器3. 电位器4. 电容5. 电阻6. LED灯7. 杜邦线等三、实验原理集成计数器是一种数字电路，能够将输入信号转换成数字输出信号。
其中CD4017是一种常见的十进制分频/计数器，它具有10个输出端口Q0-Q9，可以将输入信号分频并输出到不同的端口上。
当输入脉冲触发时，CD4017会将输出信号从Q0开始顺序递增，直到达到Q9后再次从Q0开始循环。
本实验中还使用了555定时器作为输入脉冲源。
555定时器是一种多功能集成电路，可以用作稳压源、振荡器、脉冲发生器等。
在本实验中，我们将其设置为单稳态触发模式，在按下按钮后会产生一个短暂的高电平脉冲信号，触发CD4017进行计数。
四、实验步骤1. 按照电路图连接电路，注意正确接线。
2. 将555定时器的引脚连接到电位器、电容和按钮上。
3. 将CD4017的引脚连接到LED灯和杜邦线上。
4. 接通电源，按下按钮触发计数器，观察LED灯的变化。
五、实验结果在实验中，我们成功搭建了集成计数器的应用电路，并通过按下按钮触发计数器进行计数。
LED灯在不同的输出端口上依次亮起，完成了分频/计数的功能。
六、实验分析1. 集成计数器具有分频/计数功能，在数字电路中有广泛应用。
2. 555定时器可以用作输入脉冲源，在数字电路中也有广泛应用。
3. 本实验中使用了LED灯作为输出信号显示，但在实际应用中可能需要更加复杂的输出方式。
七、实验总结通过本次实验，我们深入了解了集成计数器的原理和应用，并成功搭建了一个简单的集成计数器应用电路。
同时也学习了如何使用555定时器作为输入脉冲源。
这些知识和技能将对我们今后的学习和工作产生积极影响。
实验八计数器一、实验目的1．熟悉由集成触发器构成的计数器电路及其工作原理。
2．熟悉掌握常用中规模集成电路计数器及其应用方法。
二、实验原理和电路所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。
计数器种类繁多。
根据计数体制的不同，计数器可分成二进制（即2”进制）计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其它的一般称为任意进制计数器。
根据计数器的增减趋势不同，计数器可分为加法计数器—随着计数脉冲的输入而递增计数的；减法计数器—随着计数脉冲的输入而递减的；可逆计数器—既可递增，也可递减的。
根据计数脉冲引入方式不同，计数器又可分为同步计数器—计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器—计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。
1.异步二进制加法计数器异步二进制加法计数器是比较简单的。
图是由4个JK（选用双JK74LS112）触发器构成的4位二进制（十六进制）异步加法计数器，图和（c）分别为其状态图和波形图。
对于所得状态图和波形图可以这样理解：触发器FF O（最低位）在每个计数沿（CP）的下降沿（1 → 0）翻转，触发器FF1的CP端接FF0的Q0端，因而当FF O（Q O）由1→ 0时，FF1翻转。
类似地，当FF1（Q1）由1→0时，FF2翻转，FF2（Q2）由1→0时，FF3翻转。
4位二进制异步加法计数器从起始态0000到1111共十六个状态，因此，它是十六进制加法计数器，也称模16加法计数器（模M=16）。
从波形图可看到，Q0 的周期是CP周期的二倍；Q1 是Q0的二倍，CP的四倍；Q2是Q1 的二倍，Q0的四倍，CP的八倍；Q3是Q2的二倍，Q1的四倍，Q0的八倍，CP的十六倍。
所以Q0 、Q1、Q2、Q3分别实现了二、四、八、十六分频，这就是计数器的分频作用。
2.异步二进制减法计数器异步二进制减法计数器原理同加法计数器，只要在图（a）所示加法计数器逻辑电路中将低位触发器Q端接高位触发器CP端换成低位触发器Q端接高位触发器CP端即可。
图为异步二进制减法计数器。
如果有D触发器，则可把D触发器光转换成T’触发器，然后根据74LS74 D 触发器是上升沿触发，画出逻辑电路图。
用74LS74构成的4位二进制计数器逻辑电路如图所示，3.其它进制计数器在很多实际应用中，往往需要不同的计数进制满足各种不同的要求。
如电子钟里需要六十进制、二十四进制，日常生活中的十进制，等等。
在图中虚线所示，我们只要把Q3和Q1通过与非门接到FF0、FF1、FF2、FF3R-，即可实现从十六进制转换为十进制计数器。
如要实四个触发器的清零端d现十四进制计数器，可以把Q3、Q2、Q1 相“与非”后，接触发器FF3~FF0的清R-。
同理可实现其它进制的异步计数器。
零端d“8421码”十进制计数器是常用的，图为下降沿触发的JK触发器构成的异步十进制计数器（8421码）。
要组成100进制（8421码）计数器可以把两个8421计数器级联起来即可实现。
4.集成计数器在实际工程应用中，我们一般很少使用小规模的触发器去拼接而成各种计数器，而是直接选用集成计数器产品。
例如74LS161是具有异步清零功能的可预置数4位二进制同步计数器。
74LS193是具有带清除双时钟功能的可预置数4位二进制同步可逆计数器。
图为74LS161惯用逻辑符号和外引脚排列图。
表为74LS161的功能表。
由表可知，74LS161具有下列功能：①CR-=0，不管其它输入端为何状态，输出均为0。
②CR-=1，LD-=0，在CP上升沿时，将d0~d3置入Q0~Q3中。
③CR-= LD-=1，若CT T=CT P=1，对CP脉冲实现同步计数。
④CR-= LD-=1，若CT P. =0,计数器保持。
进位CO在平时状态为0，仅当CT T=1且Q0~Q3全为1时，才输出1（CO= CT T.Q3. Q2. Q1 .Q0）。
体现74LS193功能的波形图如图所示，其主要功能如下：①CR=1为清零，不管其它输入如何，输出均为0。
②CR=0, LD-=0,置数，将D、C、B、A置入Q D、Q C、Q B、Q A中。
③CR=0，LD-=1，在CP D=1，CP U有上升沿脉冲输入时,实现同步二进制加法计数。
在CP U=1，CP D 有上升沿脉冲输入时，实现同步二进制减法计数。
④在计数状态下（CR=0，LD-=1时，CP D=1时）CP U输入脉冲，进行加法计数，仅当计数到Q D~Q A全1时，且CP U为低电平时，进位CO--输出为低电平；减法计数时（CP U=1，CP D为脉冲输入，CR=0，LD-=1），仅当Q D~Q A全0时，且CP D为低电平时，借位BO--输出为低电平。
三、实验内容及步骤1．异步二进制加法计数器a.在实验箱中选四个JK触发器，（也可自行插入二片74LS112双JK触发器）按图接线。
74LS112管脚排列如实验七图所示。
b.其中CP接单次脉冲（或连续脉冲），R端接实验箱上的复位开关K5。
c.接通实验系统（箱）电源，先按复位开关K5（复位开关平时处于1，LED灯亮，按下为0，LED灯灭，再松开开关，恢复至原位处于1，LED灯亮），计数器清零。
d.按动单次脉冲（即输入CP脉冲），计数器按二进制工作方式工作。
这时Q3、Q2、Q1、Q0的状态应和图（b）一致。
如不一致，则说明电路有问题或接线有误，需重新排除错误后，再进行实验论证。
2．异步二进制减法计数器a.按图（a）接线。
实际上，只要把异步二进制加法计数器的输出脉冲引线由Q 端换成Q-端，即为异步二进制减法计数器。
b.输入单次脉冲CP，观察输出Q3、Q2、Q1、Q0的状态是否和图（b）一致。
c.将CP脉冲连线接至接续脉冲输出（注意，必须先断开与单次脉冲连线，再接到连续脉冲输出上），调节连续脉冲旋钮，观察计数器的输出。
3．用D触发器构成计数器a．按图接线，即为4位二进制（十六进制）异步加法计数器，验证方法同上，从本实验不难发现，用D触发器构成的二进制计数器与JK触发器构成的二进制计数器的接线（即电路连接）不一样，原因是74LS74双D触发器为上升沿触发，而74LS112双JK触发器为下降沿触发。
b．构成十进制异步计数器在图中，将Q3和Q1两输出端，接至与非门的输入端，输出端接计数器的四R--。
图中虚线所示（原来d R--接复位按钮K5的异线应断开）。
按动个清零端d单次脉冲输入，就开发现其逻辑功能为十进制（8421码）计数器。
若要构成十二进制或十四进制计数器，则只需将Q3、Q2、Q1进行不同组合即可。
如图所示分别为十进制、十二进制、十四进制计数器反馈接线图。
4．集成计数器74LS161的功能验证和应用a．将74LS161芯片插入实验箱IC空插座中，按图接线。
16脚接电源+5V，8脚接地，D0、D1、D2、D3接四位数据开关，Q0、Q1、Q2、Q3、CO接五只LED发光二极管，置数控制端LD-，清零端CR-，分别接逻辑开关K1、K2，CT P、CT T分别接另二只逻辑开关K3、K4，CP接单次脉冲。
接线完毕，接通电源，进行74LS161功能验证。
①清零：拨动逻辑开关Ｋ２＝Ｏ（CR＝０），则输出Ｑ０～Ｑ３全为０，即LED全灭。
②置数：设数据开关D3 D2 D1D0＝1010，再拨动逻辑开关Ｋ１＝０，Ｋ２＝１（即LD＝０，CR＝１），按动单次脉冲（应在上升沿时），输出Q3 Q2 Q1Q0＝1010，即D3～D0数据并行置入计数中，若数据正确，再设置D3～D0为0111，输入单次脉冲，观察输出正确否（Q3～Q0＝0111）。
如不正确，则找出原因。
③保持功能：置K4＝K2＝１（CR＝LD＝１），K3或K4＝0（即CT P＝０或CT P＝０），则计数器保持，此时若按动单次脉冲输入CP，计数器输出Ｑ３～Ｑ０不变（即ＬＥＤ状态不变）。
④计数：置K1＝K2＝１（CR＝LD＝１），K3＝K4＝１（CT P＝CT T=1），则74LS16处于加法计数器状态。
这时，可按动单次脉冲输入CP，LED显示十六进制计数状态，即从000→0001→…111进行顺序计数，当计到计数器全为1111时，进位输出LED发光二极管亮（即CO＝１，CO＝G . .）。
将ＣＰ接到单次脉冲的导线切断，连至连续脉冲输出端，这时可看到二进制计数器连续翻转的情况．b．十进制计数也可用74LS161方便地实现．将Q3和Q4通过与非门反馈后接到CR端，见图（a）所示．利用此法，74LS16可以构成小于模16的任意进制计数器．此外，还可利用另一控制端LD把74LS16设计成十进制计数器，如图（b）所示。
同步置数法，就是利用LD这一端给一个零信号，使＝D3 D2 D1D0＂0110＂6这个数并行置入计数器中，然后以６为基值向上计数直至15（共十个状态），即0110→0111→1000→1001→1010→1011→1100→1101→1110→1111。
所以利用15=＂1111＂状态CO为１的特点，反相后接到LD，而完成十进制计数器这一功能．同样道理，也可以从0、1、2等数值开始，再取中间十个状态为计数状态，取最终状态的“1”信号相与非后，作为LD 的控制信号，就可完成十进制计数器。
例如若D3D2D1D0=“0000”=0则计到9；D3D2D1D0=“0001”=1则计到10，等等。
c．用两片或三片74LS161完成更多位数的计数器，实验电路见图和图。
其中图为两片74LS161构成174进制计数器的两种接法。
图为三片构成4096进制计数器的两种接法。
按图和图分别进行实验论证。
5．集成计数器74LS193的功能验证74LS193计数器的使用方法和74LS161很相似。
图为其实验接线图。
按图接线，进行74LS193的功能验证。
a．清零:74LS193的CR端与74LS161不同,它是“1”信号起作用,即CR=1时,74LS193清零.实验时,将CR置1,观察输出Q D、Qc、Q B、Q A的状态，并和逻辑功能；图1、8、6、比较。
b．计算；74LS193可以加、减计数，在计数状态时，即CR=0，LD＝１，CP D＝１时，CP U输入脉冲，为加法计数器；CP U＝１，CP D输入脉冲，计数器为减法计数器。
c．置数：CR＝０，置数据并关为任一二进数（如0111），拨动逻辑开关Ｋ１＝Ｏ（LD＝Ｏ）则数据Ｄ、Ｃ、Ｂ、Ａ已送入ＱＤ～ＱＡ中。
d．用74LS193也可实现任意进制计数器，这里不一一实验了。
读者可以试做一下其它几个任意进制的计数器。
四、实验器材1．THDM-1系列数字电子技术实验系统1台2．直流稳压电源SG17312台3．集成电路：74LS74，74LS112，74LS193各2片74LS1613片74LS04，74LS08，74LS20 各1片五、预习要求1．复习计数器电路的工作原理和电路组成结构。
