当前位置：文档之家 › 安徽大学10级数字逻辑复习题解

安徽大学10级数字逻辑复习题解

  • 格式：doc
  • 大小：588.50 KB
  • 文档页数：11

一、问答题01 用“与或非”门可以实现任何逻辑函数的功能。

回答用“与或非”门可以实现逻辑函数功能的步骤。

第一步：求出函数的最简“与-或”表达式；第二步：将最简“与-或”表达式变成“与-或-非”表达式；第三步：根据函数的“与-或-非”表达式画出逻辑电路图02 叙述卡诺图化简逻辑函数的步骤第一步：将逻辑函数用卡诺图表示；第二步：对卡诺图中的1方格画卡诺圈；（1）在满足合并条件下，卡诺圈应尽可能大（2）在覆盖所有1放格的前提下，卡诺圈的个数应尽可能少（3）每个1方格可根据合并的需要被多个卡诺圈包含，但至少被1个卡诺圈包含。

第三步：将卡诺图上所有卡诺圈对应的“与”项相“或”，就可得到逻辑函数的最简“与-或”表达式。

03 什么叫组合逻辑电路？所谓组合逻辑电路是指在任何时刻产生的稳态输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。

04 在时序逻辑电路中，常采用触发器作为存储电路。

请问什么叫触发器？所谓触发器是指具有0和1两种稳定状态的电路。

05 什么叫组合逻辑电路的设计？所谓组合逻辑电路的设计，是根据给定逻辑要求的文字描述或者对逻辑功能的逻辑函数的描述，在特定条件下，找出用最少的逻辑门电路实现给定逻辑功能的设计方案，并画出逻辑电路图。

06 什么叫组合逻辑电路的分析？所谓组合逻辑电路的分析，是指根据给定的组合逻辑电路，写出逻辑函数表达式，并以此来描述它的功能，确定输出输入关系，在必要时，运用逻辑函数简化方法对逻辑电路设计是否合理进行评定。

07 简述触发器的特性。

在任一时刻，触发器只处于一种稳定状态。

当触发器处于某一状态时，它能长期保持这一状态，只有在一定条件下，它才能翻转到另一个状态并稳定下来，直到下一个输入使它翻转为止。

08 触发器根据功能的不同，可分为：R-S触发器， J-K触发器， D触发器， T触发器09什么叫译码器？译码器是一种多输出组合逻辑部件，它能将n个输入变量变换成2n个输出函数，并且每个输出函数对应于n个输入变量的一个最小项。

10 什么叫计数器？有几类计数器？计数器是一种对输入脉冲信号进行计数的时序逻辑部件，它广泛应用于数字系统中。

计数器可分为同步计数器和异步计数器。

按进位制来分，可分为二进制计数器、十进制计数器等；按功能来分：可分为加法计数器、减法计数器、加减法可逆计数器。

二、 填空题01 时序电路输出Z i 不仅与时序电路的输入x 1, x 2,…, x n 有关，而且还与存储电路的输出y 1，y 2，…,y r有关，我们把这种时序逻辑电路模型成为 Mealy 型电路。

02 时序电路输出Z i 仅与存储电路的输出y 1，y 2，…,y r 有关，而且与时序电路的输入x 1, x 1,…, x n无关，我们把这种时序逻辑电路模型成为 Moore 型电路。

03在同步时序电路中，将时钟信号到来之前电路的状态称为 现态 ；将时钟信号到来之后电路的状态称为 次态 。

04 在电平异步时序电路中使用 总态 来描述电路的状态；而使用 流程表 来描述输入输出以及状态转换之间的关系。

05 时序逻辑电路中，任何时刻电路的输出不但取决于该时刻电路的输入，还取决于电路过去的输入。

时序逻辑电路按其工作方式不同，分为 同步 时序逻辑电路和 异步 时序逻辑电路。

06 实际中广泛使用的逻辑门电路不是“与”、“或”、“非”三种简单逻辑门电路，而是使用 复合逻辑 电路。

07 常用的复合逻辑门电路在逻辑功能、负载能力、稳定性和可靠性方面较逻辑门电路有显著提高，这些复合门有“与非”门、“或非”门、“ 与或非”门、“ 异或”门等。

08 寄存器 是数字系统中用于存放数据或运算结果的逻辑部件，它具有接收数据、存放数据或传送数据的功能。

在实际应用中，它除具备上述基本功能外，还应具有左、右移位，串、并行输入，串、并行输出以及 置位 、 清零 等多种功能。

09 PLA 的逻辑结构与ROM 类似，与ROM 不同的是n 个变量的“与”阵列不再产生2n 个最小项，而是有n 个“与”门提供n 个“与”项，每个“与”项与哪些变量有关由编程决定。

10 同步时序逻辑电路的特征是： 电路有统一的时钟信号 。

仅当时钟信号到来时，电路状态才能发生变化，而且只改变一次。

11 异步时序逻辑电路的基本特征是： 电路没有统一的时钟信号 。

电路状态的改变是由外部输入信号的变化直接引起的。

12 字符 6、A 、b 和空格符的ASCII 码分别是： 36H 、 41H 、 62H 、 20H 。

13 对于任意逻辑变量 A 、B 、C ，有：A + 0 = A A · 1 = A A + 1 = 1 A · 0 = 0这是逻辑代数公理的（ 0-1 ）律。

14 通常逻辑代数化简采用（ 代数 ）法和（ 卡诺图 ）法。

15 组合逻辑电路中，常见的复合逻辑门有（ 与非 ）门、（ 或非 ）门、（ 与或非 ）门和（ 异或 ）门。

16 ∑=++=m BC AC AB C B A F ),,( (3,5,6,7)M ∏=(0,1,2,4) 17 脉冲异步中输入信号x 2x 1不允许出现的二进制组合是 11 18 时钟控制RS 触发器的次态方程为：Q R S Q n +=+)1(时钟控制D 触发器的次态方程为：D Q n =+)1( 时钟控制JK 触发器的次态方程为：Q K JQ Q n +=+)1( 时钟控制T 触发器的次态方程为：TQ TQ Q n +=+)1( 19 下列二进制数转换成十进制、八进制和十六进制数（1） 1110101 11710 1658 7516 （2） 0.1101010.98437510 0.658 0.D41620 何判断一个二进制正整数B=b 7b 6b 5b 4b 3b 2b 1 能否被（4）10整除？（如果b 2b 1=00，则能（4）10整除）21 将下列8421BCD 码转换成十进制数和二进制数（1） 01101000001168310 10101010112（2） 0101.10015.910 101.11100112三、选择题01 同步时序逻辑电路设计的一般步骤是（ B ） A B1、根据给定的逻辑电路图，作出 1、根据逻辑要求，作出原始状态图和状态表； 激励函数和输出函数表达式；2、状态简化； 2、列出状态流程表；3、状态编码；3、作出时间图；4、求出激励函数和输出函数表达式； 4、说明电路的逻辑功能。

5、画出逻辑电路图。

C D1、根据给定的时序逻辑电路图， 1、根据问题的逻辑要求，建立原始流程表； 列出输出函数和激励函数表达式；2、将原始流程表简化，得到最简流程表； 2、建立状态转移真值表；3、对最简流程表进行状态分配和输出指定； 3、作出时序电路状态表，画出状态图；4、写出激励状态和输出状态表达式； 4、用文字和时间图描述电路的逻辑功能。

5、画出逻辑电路图。

02 电平异步时序逻辑电路分析的一般步骤是（ A ） A B1、根据给定的逻辑电路图，作出 1、根据逻辑要求，作出原始状态图和状态表； 激励函数和输出函数表达式；2、状态简化； 2、列出状态流程表；3、状态编码；3、作出时间图；4、求出激励函数和输出函数表达式；4、说明电路的逻辑功能。

5、画出逻辑电路图。

C D1、根据给定的时序逻辑电路图， 1、根据问题的逻辑要求，建立原始流程表；列出输出函数和激励函数表达式；2、将原始流程表简化，得到最简流程表；2、建立状态转移真值表；3、对最简流程表进行状态分配和输出指定；3、作出时序电路状态表，画出状态图；4、写出激励状态和输出状态表达式；4、用文字和时间图描述电路的逻辑功能。

5、画出逻辑电路图。

03 同步时序逻辑电路分析的一般步骤是（ C ）A B1、根据给定的逻辑电路图，作出 1、根据逻辑要求，作出原始状态图和状态表；激励函数和输出函数表达式；2、状态简化；2、列出状态流程表；3、状态编码；3、作出时间图；4、求出激励函数和输出函数表达式；4、说明电路的逻辑功能。

5、画出逻辑电路图。

C D1、根据给定的时序逻辑电路图， 1、根据问题的逻辑要求，建立原始流程表；列出输出函数和激励函数表达式；2、将原始流程表简化，得到最简流程表；2、建立状态转移真值表；3、对最简流程表进行状态分配和输出指定；3、作出时序电路状态表，画出状态图；4、写出激励状态和输出状态表达式；4、用文字和时间图描述电路的逻辑功能。

5、画出逻辑电路图。

04 电平异步时序逻辑电路设计的一般步骤是（ D ）A B1、根据给定的逻辑电路图，作出 1、根据逻辑要求，作出原始状态图和状态表；激励函数和输出函数表达式；2、状态简化；2、列出状态流程表；3、状态编码；3、作出时间图；4、求出激励函数和输出函数表达式；4、说明电路的逻辑功能。

5、画出逻辑电路图。

C D1、根据给定的时序逻辑电路图， 1、根据问题的逻辑要求，建立原始流程表；列出输出函数和激励函数表达式；2、将原始流程表简化，得到最简流程表；2、建立状态转移真值表；3、对最简流程表进行状态分配和输出指定；3、作出时序电路状态表，画出状态图；4、写出激励状态和输出状态表达式；4、用文字和时间图描述电路的逻辑功能。

5、画出逻辑电路图。

05 R-S触发器的激励表是（ B ）A B C DQ→Q（N+1） R S Q→Q（N+1） R S Q→Q（N+1） R S Q→Q（N+1） R S0 0 d 0 0 0 d 0 0 0 0 d 0 0 0 d0 1 1 0 0 1 0 1 0 1 0 1 0 1 1 01 0 0 1 1 0 1 0 1 0 1 0 1 0 0 11 1 0 d 1 1 0 d 1 1 d 0 1 1 d 006 J-K触发器的激励表是（ D ）A B C DQ→Q（N+1） J K Q→Q（N+1） J K Q→Q（N+1） J K Q→Q（N+1） J K 0 0 d 0 0 0 1 d 0 0 d 1 0 0 0 d0 1 d 1 0 1 0 d 0 1 d 0 0 1 1 d1 0 1 d 1 0 d 0 1 0 0 d 1 0 d 1 1 1 0 d 1 1 d 1 1 1 1 d 1 1 d 007 D触发器的激励表是（ A ）A B C DQ→Q（N+1） D Q→Q（N+1） D Q→Q（N+1） D Q→Q（N+1） D0 0 0 0 0 0 0 0 1 0 0 10 1 1 0 1 1 0 1 0 0 1 01 0 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 008 T触发器的激励表是（ B ）A B C DQ→Q（N+1） T Q→Q（N+1） T Q→Q（N+1） T Q→Q（N+1） T 0 0 1 0 0 0 0 0 1 0 0 00 1 1 0 1 1 0 1 0 0 1 01 0 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1四、逻辑代数基础题01 用代数化简法化简下列函数F= AB+B+BCDF=AB+B（1+CD）=AB+B= A+B （根据定理4）02 用代数化简法化简下列函数F=A+AB+AB+A B =A（1+B）+A（B+B）= A+A = 103用卡诺图判断函数F（A，B，C，D）和G（A，B，C，D）有何关系。

合集下载

数字逻辑与数字系统设计习题参考答案

数字逻辑与数字系统设计习题参考答案

(3)(2018.49)10=(0010000000011000.01001001)8421BCD
(4)(0.785)10=(0.011110000101)8421BCD
1.9
(1)(106)10=(1101010)2原码=反码=补码=01101010
(2)(-98)10=(-1100010)2原码=11100010
不考虑无关项，化简后的表达式：
F=
按考虑无关项化简结果绘制的逻辑电路习题4.10图(a)所示：
习题4.10图(a)
按不考虑无关项化简结果绘制的逻辑电路如习题4.10图(b)所示
习题4.10图(b)
4.11解：这是一个优先编码器的问题，设特快为A，直快为B，慢车为C，没有开车要求，输出为0，若A要求开车则输出,1，B要求开车输出为2，C要求开车输出3，根据A-B-C的优先顺序列功能表如下：
4.6解：根据题意：F= ，所以，可绘制电路如习题4.6图所示
习题4.6图
4.7解：根据题意：F= ，所以，可绘制电路如习题4.7图所示
习题4.7图
4.8解：
习题4.8图
4.9解：根据题意，三个变量有两个为1的卡诺图如习题4.9图(a)所示：
习题4.9图(a)
由此可列出逻辑表达式为：F= ，根据逻辑表达式可绘制逻辑电路习题4.9图(b)所示：
输入
输出
A
B
C
T1
T0
0
0
0
0
0
0
0
1
1
1
0
1
0
1
0
0
1
1
1
0
1
0
0
0
1
1
0
数字逻辑 课后习题答案

数字逻辑 课后习题答案

时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输 入值有关，而且与电路过去的输入值有关。时序逻辑电 路又可根据电路中有无统一的定时信号进一步分为同 步时序逻辑电路和异步时序逻辑电路。
4. 最简电路是否一定最佳？为什么？
解答
一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能指标 和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据 实际情况进行相应调整。
2. 数字逻辑电路具有哪些主要特点？
解答
数字逻辑电路具有如下主要特点：
● 电路的基本工作信号是二值信号。 ● 电路中的半导体器件一般都工作在开、关状态。 ● 电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低
廉、使用方便、通用性好。 ● 由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可
第二章
1 假定一个电路中，指示灯 F 和开关 A、B、C 的关系为 F=(A+B)C
试画出相应电路图。 解答
电路图如图 1 所示。
图1
2 用逻辑代数的公理、定理和规则证明下列表达式：
(1) AB + AC = AB + AC (2) AB + AB + AB + AB = 1 (3) AABC = ABC + ABC + ABC
= (A + B) ⋅ (A + B) =B
( ) F = BC + D + D ⋅ B + C ⋅ (AC + B)
= BC + D + (B + C)(AC + B) = BC + D + BC(AC + B) = BC + D + AC + B = B + D + AC
数字逻辑复习题有答案

数字逻辑复习题有答案

数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。

如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。

2. 描述数字逻辑中的“或”操作。

答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。

只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。

3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。

如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。

4. 解释数字逻辑中的“异或”操作。

答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。

如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。

5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。

如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。

6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。

在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。

7. 简述D触发器的工作原理。

答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。

当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。

8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。

数字逻辑考试及答案

数字逻辑考试及答案

数字逻辑考试及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，逻辑与操作的符号是（）。

A. ⊕B. ∧C. ∨D. ⊃答案：B2. 一个触发器可以存储（）位二进制信息。

A. 1B. 2C. 4D. 8答案：A3. 逻辑或运算的输出为1的条件是（）。

A. 所有输入都为0B. 至少有一个输入为1C. 所有输入都为1D. 只有一个输入为1答案：B4. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出可以依赖于当前输入和电路状态C. 没有记忆功能D. 电路结构简单答案：B5. 一个4位二进制计数器可以计数的最大值是（）。

A. 15B. 16C. 255D. 256答案：B6. 以下哪个逻辑门可以实现非运算？（）A. 与门B. 或门C. 异或门D. 非门答案：D7. 一个D触发器的输出Q与输入D的关系是（）。

A. Q = DB. Q = ¬DD. Q = ¬D'答案：A8. 以下哪个逻辑表达式表示的是逻辑与非运算？（）A. ABB. A + BC. A·BD. A·B'答案：D9. 一个3线-8线译码器可以译码的输入信号数量是（）。

A. 1B. 2C. 3D. 410. 一个4位二进制计数器的状态数是（）。

A. 4B. 8C. 16D. 32答案：C二、填空题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算有与、或、非和________。

答案：异或2. 一个JK触发器有________个稳定状态。

答案：23. 一个2进制计数器的状态数是________。

答案：24. 在数字电路中，使用________可以消除竞争冒险。

答案：选通电路5. 一个3-8线译码器的输出线数是________。

答案：86. 一个4位二进制计数器的计数周期是________。

答案：167. 逻辑或运算的输出为0的条件是所有输入都为________。