７２ 技术论坛
计算机与阏络创薪生活
一种Ｃ频段上变频器的设计与实现
苏鹏
（中国电子科技集团公司第五十四研究所河北石家庄０５００８１）
【摘要】阐述了一种Ｃ频段卫星通信上变频器的实现方案，针对低杂散和低相位噪声输出以及小步进这３个难点，采用优
化频率配置以及选用高抑制度的滤波器实现变频器的低杂散输出；采用ＤＤＳ＋多环锁相方案实现低相位噪声、小步进输出。最
后给出测试结果，杂散抑制一７０ ｄＢｃ（５８５ ＭＨｚ带内），相位噪声为一８９ ｄＢｃ／Ｈｚ＠１０ ｋＨｚ，频率步进１００ Ｈｚ，验证了该方案的可
行性
【关键词】卫星通信Ｃ频段上变频器
中图分类号：ＴＮ７７３文献标识码：Ａ文章编号：１００８—１７３９（２０１２）１２—７２—３
Ｄｅｓｉｇｎ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｃ－Ｂａｎｄ Ｕｐ Ｃｏｎｖｅｒｔｅｒ
ＳＵ Ｐｅｎｇ
（Ｔｈｅ ５４ｔｈ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ｏｆ ＣＥＴＣ，Ｓｈｉｊｉａｚｈｕａｎｇ Ｈｅｂｅｉ ０５００８￣，ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ａｉｍｉｎｇ ａｔ ｓｕｃｈ ｔｈｒｅｅ ｄｉｆｉｃｕｌｔｉｅｓ ａｓ ｌｏｗ ｓｐｕｒｉｏｕｓ ｏｕｔｐｕｔ，ｌｏｗ ｐｈｍｅ ｎｏｉｓｅ ｏｕｔｐｕｔ ａｎｄ ｓｍａｌｌ ｓｔｅｐ，ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ
ａ ｓｃｈｅｍｅ ｏｆ ｔｈｅ ｕｐ ｃｏｎｖｅｔｒｅｒ ｉｎ Ｃ—ｂａｎｄ ｓａｔｅｌｌｉｔｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ．Ｂｙ ｕｓｉｎｇ ｏｐｔｉｍａｌ ｆｒｅｑｕｅｎｃｙ ａｌｌｏｃａｔｉｏｎ ａｎｄ ｈｉｇｈ—ｒｅｊｅｃｔｉｏｎ ｆｉｌｔｅｒ，ｔｈｅ
ｌｏｗ ｓｐｕｒｉｏｕｓ ｏｕｔｐｕｔ ｉｓ ｒｅａｌｉｚｅｄ．Ｂｙ ｕｓｉｎｇ ＤＤＳ十ｍｕｌｔｉｐｌｅ ｐｈａｓｅ—ｌｏｃｋｅｄ ｌｏｏｐｓ，ｔｈｅ ｌｏｗ ｐｈａｓｅ ｎｏｉｓｅ ｏｕｔｐｕｔ ａｎｄ ｓｍａｌｌ ｓｔｅｐ ｏｕｔｐｕｔ ａｒｅ
锁相环倍频器
摘要
倍频器（frequency multiplier）使输出信号频率等于输入信号频率整数倍的电路。输入频率为f1，则输出频率为f0＝nf1， 系数n为任意正整数，称倍频次数。倍频器用途广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度；调频设备用倍频器来增大频率偏移；在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元。
利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍频器。倍频器也可由一个压控振荡器和控制环路构成。它的控制电路产生一控制电压，使压控振荡器的振荡频率严格地锁定在输入频率 f1的倍乘值f0＝nf1上 。
目录
一 课题目……………………………………………………………………………4
二 课题介绍…………………………………………………………………………4
三 关键词……………………………………………………………………………4
四 锁相环介绍………………………………………………………………………4
五 CD4046介绍……………………………………………………………………6
六 CD4518介绍……………………………………………………………………10
七 锁相环倍频器设计电路及工作原理…………………………………12
八 电路元件清单……………………………………………………………………13
九 焊接与制作………………………………………………………………………13
十 实物图……………………………………………………………………………14
十一心得体会…………………………………………………………………………14
十二参考文献…………………………………………………………………………15
十三致谢………………………………………………………………………………15
题目 锁相环倍频器
一．本次课程设计主要是配合《模拟电子技术》和数字电子技术》理论课程而设置的一次实践性课程，祈祷巩固所学知识，加强综合实力，培养电路设计能力，提高实验技术，启发创新思想的效果。
摘要
频率合成技术是雷达、通信等电子系统实现高性能指标的关键技术之一，很
多现代电子设备和系统的功能实现，都直接依赖于所用频率合成器的性能，所以高性能频率合成器是现代通信技术中一个很重要的研究方向。本文首先对锁相频率合成技术（ＰＬＬ）和无源倍频技术的基本原理、特点等作
了详细的分析。经过一次二倍频，两次三倍频，一次五倍频后，得到Ｃ波段的输出频率。然后进行全面的方案论证，合理地设计了倍频链中各级功率分配指标，
并针对输出功率、相位噪声、杂散等系统指标作了可行性分析。根据要求，选择锁相芯片ＡＤＦ４１０６、二倍频芯片硒０２、奇次倍频选用ＨｓＭＰ３８２２和ＨｓＭＰ８２０２
肖特基并联二级管对以及放大器等器件来搭建系统电路。
ｗ波段锁相源的研究，基于“基波锁相，谐波输出”的构想，提高频率源的工作频率，采用倍频方式、混频加锁相方案，克服了毫米波频段相位噪声较高、环
路不易锁定的困难，保证系统在ｗ波段有较好的相噪和杂散等指标。最后，对各部分电路的布局、接地等方面进行电磁兼容设计，通过反复调试
程序及电路，基本实现了系统指标要求。
毫米波锁相源最后达到的指标为：该频率合成器的输出频率为９１．８ＧＨｚ，功率可达ｌｏｒｎＷ，相位噪声优于．８４ｄＢ洲ｚ＠１０ｋ｝Ｉｚ。
关键词：
ｗ波段频率合成锁相环倍频链相位噪声Ａｓｔｈｅｍｏｓｔｃｎｌｃｉａｌｔｅｃｈｎｉｑｕｃｓｔｈａｌａｐｐｌｙｉｎｅｌｅｃ缸伽血ｓｙｓｔｅｍｓ，ａｈｉ曲ｐｃｍ衄１柚ｃｅ惫刈唧ｌｃｙｓｙｎｔｈｃｓｉ掰ｉｓａｂ∞ｌｕｔｃｌｙｎｅｃ∞鼢ｒ）ｒｔｈａｔｅｎｓｕｆｅｍＯｄｃｍｅｌｅｃ仃ｏｎｉｃ￥ｓｔｅｍｓｓｕｃｈ船ｒａｄａｒａｎｄｃ０衄Ｉｌｎｉ硎∞ｓｙ啦ｍｓｔ０ａｃｈｉｅｖｅｈｉｇｈｐｅ响珈粕ｃｃ，∞ｔｏｄｅｓ畦ｍａｈｉｇｈｐｅｒｆｂ如１卸ｃｅ野Ⅺｕｅｎｃｙｓｙ血ｈｅｓｉｚｅｒｉｓＶｅｒｙｉｍｐ（’ｎａｎｔｒｃ∞ａｒｃｈ６ｅｌｄ
Ｆｉｒｓｔｏｆａｌｌ，ｔｈｅｂ船ｉｃｔｈｅｏｌｙｏｆＰＩ工ａｎｄｐ嬲ｓｉｖｅ五嗍ｕ％ｃ），ｍ砌ｐｌｉｅｒ髓ｗｅＵ勰
第２７卷 第１０期 ２００６年１０月 半导体学报 ＣＨＩＮＥＳＥ ＪＯＵＲＮＡＬ ＯＦ ＳＥＭＩＣＯＮＤＵＣＴＯＲＳ Ｖｏ１．２７ Ｎｏ．１０ ０ｃｔ．．２００６
宽带低相位噪声锁相环型频率合成器的ＣＭＯＳ实现
陈作添 吴 炬 唐守龙 吴建辉
（东南大学国家专用集成电路系统工程技术研究中心，南京２１００９６）
摘要：用Ｏ．２５ ｍ标准ＣＭＯＳ工艺实现了单次变频数字有线电视调谐器中的频率合成器．它集成了频率合成器中 除ＬＣ调谐网络和有源滤波器外的其他模块．采用Ｉ ｃ控制三个波段的ＶＣＯ相互切换，片内自动幅度控制电路和 用于提升调谐电压的片外三阶有源滤波器，实现ＶＣＯ的宽范围稳定输出．改进逻辑结构的双模１６／１７预分频器提 高了电路工作速度．基于环路的行为级模型，对环路参数设计及环路性能评估进行了深人的讨论．流片测试结果表 明，该频率合成器的锁定范围为７５～８３０ＭＨｚ，全波段内在偏离中心频率１０ｋＨｚ处的相位噪声可以达到 ９０．４６ｄＢｃ／Ｈｚ，１００ｋＨｚ处的相位噪声为一１１５ｄＢｃ／Ｈｚ，参考频率附近杂散小于一９０ｄＢｃ．
关键词：频率合成器 ＥＥＡＣＣ：２５７０Ｄ 中图分类号：ＴＮ７４
１ 引言 相位噪声；锁相环；压控振荡器；预分频器
文献标识码：Ａ 文章编号：０２５３—４１７７（２００６）１０－１８３８－０６
数字电视具有十分庞大的市场容量，数字电视
调谐器是数字电视接收机的前级部件，在数字电视
技术中占有十分重要的地位．目前很多电视调谐器
都采用单次变频架构，其工作原理是将ＶＨＦ和
ＵＨＦ频段的电视信号经过单次变频降为３６ＭＨｚ，
然后进行模／数转换、解调、解码等．本文所设计频率
合成器就是为单次变频数字有线电视（ＤＶＢ—Ｃ）调
谐器提供高频谱纯度的本振信号．由ＤＶＢ—Ｃ ＱＡＭ
解调要求，本振信号频率步长为６２．５ｋＨｚ，相位噪
声需低于一８５ｄＢｃ／Ｈｚ＠１０ｋＨｚ．虽然已经有不少成
