下载文档原格式
基于FPGA的数字上／下变频SOPC的设计与实现
汪东华;俞晓磊;赵志敏
【期刊名称】《电光系统》
【年(卷),期】2007(000)003
【摘要】在宽带中频软件无线电通信系统中，数字上变频（DUC）及下变频（DDC）是其核心技术之一。
本文介绍了数字上／下变频的原理，给出了一种基于现场可编程逻辑器件（FPGA）的数字上／下变频片上可编程系统（SOPC）的设计方案，并重点讨论了有限冲击响应（FIR）滤波器的设计、内插器和抽取器的实时处理结构一多相滤波器结构以及数控振荡器（NCO）的实现。
在Xilinx公司的FPGA集成开发软件ISE7．1中编写了相应的通信程序，并对整个系统进行了实验验证。
结果表明系统稳定可靠，方案是可行的。
【总页数】4页(P36-38,42)
【作者】汪东华;俞晓磊;赵志敏
【作者单位】江苏省产品质量监督检验研究院,江苏南京210000;南京航空航天大学,江苏南京210016
【正文语种】中文
【中图分类】TN914.3
【相关文献】
1.基于软件无线电数字下变频的FPGA设计与实现 [J], 殷兆云
2.基于FPGA的数字下变频的设计与实现 [J], 贺莹;王闯
3.基于FPGA的数字下变频设计与实现 [J], 赵艳杰;王东;刘志红;贾晨
4.数字下变频基于FPGA的软件设计与实现 [J], 马纯
5.基于FPGA的在线可重配置数字下变频器的设计与实现 [J], 田黎育;袁一丹;李晓阳;吕佳
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的高速数字下变频系统设计摘要：基于FPGA设计了一高速数字下变频系统，在设计中利用并行NCO和多相滤波相结合的方法有效的降低了数据的速率，以适合数字信号处理器件的工作频率。
为了进一步提高系统的整体运行速度，在设计中大量的使用了FPGA中的硬核资源DSP48。
Xilinx ISE14.4分析报告显示，电路工作速度可达360MHz。
最后给出了在Matlab和ModelSim中仿真的结果，验证了各个模块以及整个系统的正确性。
数字下变频(Digital Down Conversion，DDC)是软件无线电系统的关键模块之一，其可将高频数据流信号变成易于后端数字信号处理器(Digital Signal Processor，DSP)设备实时处理的低频数据流信号。
在数字下变频实现中，随着信号采样率的不断提高，数据率也会相应的提高，但是实际应用中随着数据速率的不断提高，数据处理器件(如FPGA)的处理速度会无法满足要求而不能正常工作，从而带来了数字信号处理的瓶颈问题。
本设计就是以多路并行NCO技术为基础，研究了如何在FPGA中用多路并行采样数据的方式来解决数据处理器件无法提供高速率的匹配信号的问题，并给出了高速DDC实现的架构和仿真结果。
1 数字下变频基本原理数字下变频主要由频谱搬移和抽取两部分组成，如图1所示，其中频谱搬移包含数控振荡器(Numerically Controlled Oscillators，NCO)、乘法器和低通滤波器(LPF，Low Pass Filter);抽取包含抽取滤波器(LPF2)和D倍的抽取，LPF2是为了限制信号的频谱，以免抽取后发生混叠。
模拟信号经过A/D转换后分成两路信号，一路信号和NCO输出的正弦信号相乘(同相分量)，一路和NCO输出的余弦信号相乘(正交分量)，之后经过低通滤波器(LPF1)将高频分量滤除，然后信号经过抽取滤波以降低速率，最终输出的两路信号就可以送往后续的数字信号处理器中做进一步的处理。
数字下变频的FPGA实现
贾雪琴;李强;王旭;李景宏
【期刊名称】《仪表技术与传感器》
【年(卷),期】2006(000)001
【摘要】研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法.并提出了用最新的Systemgenerator软件实现FPGA的设计、仿真方案,缩短了开发周期,简化了设计流程,增加了系统的集成度和稳定性,降低了开发成本.对于混频器、级联积分梳状滤波器和数字下变频器都给出了仿真波形.
【总页数】3页(P56-58)
【作者】贾雪琴;李强;王旭;李景宏
【作者单位】东北大学信息科学与工程学院,辽宁,沈阳,110004;东北大学信息科学与工程学院,辽宁,沈阳,110004;东北大学信息科学与工程学院,辽宁,沈阳,110004;东北大学信息科学与工程学院,辽宁,沈阳,110004
【正文语种】中文
【中图分类】TN77
【相关文献】
1.宽带信号接收机中数字下变频的设计与FPGA实现 [J], 覃荣捷;袁晓;辛超;陆大海
2.用MATLAB在FPGA芯片中实现数字下变频设计的研究 [J], 温浪明
3.宽带信号数字下变频技术的FPGA实现 [J], 李芾
4.用MATLAB在FPGA芯片中实现数字下变频设计的研究 [J], 温浪明
5.基于快行FIR滤波器的数字下变频设计及FPGA实现 [J], 孙星;李刚;姜童;孙宝华
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的高效数字下变频设计
卢卿;王钢;韩方景
【期刊名称】《电子信息对抗技术》
【年(卷),期】2010(25)3
【摘要】介绍了一种高效数字下变频的实现方法,重点介绍采用坐标转换数字计算机(CORDIC)在实现NCO的同时也完成了混频器功能.改进了滤波器组结构,在减少资源消耗的同时,实现了数字下变频功能.通过ISE和Modelsim仿真实验证明,该方案正确,且有效节省硬件资源,在短波电台的应用中取得了较好的效果.
【总页数】4页(P77-80)
【作者】卢卿;王钢;韩方景
【作者单位】国防科技大学电子科学与工程学院,长沙,410073;国防科技大学电子科学与工程学院,长沙,410073;国防科技大学电子科学与工程学院,长沙,410073【正文语种】中文
【中图分类】TN773
【相关文献】
1.数字下变频中的FPGA高效滤波器设计 [J], 李夏;刘皓
2.一种基于FPGA的高效多路独立数字下变频的实现方法 [J], 弥宪梅;刘亭亭;杨鑫;刘芬
3.基于FPGA的数字下变频设计 [J], 许丹
4.基于FPGA的高速高效率数字下变频 [J], 戴曜泽;张棋;徐小淇
5.基于快行FIR滤波器的数字下变频设计及FPGA实现 [J], 孙星;李刚;姜童;孙宝华
因版权原因，仅展示原文概要，查看原文内容请购买。
文章编号:1001-893X(2004)03-0016-04用FPGA 实现数字下变频杨力生,谭晓衡,杨士中(重庆大学通信工程学院,重庆400044)摘 要:在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。
本文首先介绍了数字下变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所采用的高效滤波器 CIC 滤波器和多相抽取滤波器的结构和原理。
最后,用通过Simulink 对数字下变频的性能进行了仿真。
在仿真的基础上使用Insight 公司的FPGA 开发系统,用测试电路实测了数字下变频的性能。
关键词:数字下变频器;FPGA;CIC 数字滤波器;多相滤波器中图分类号:TN773 文献标识码:ARealize Digital Downconversion by FPGAY ANG Li -shen g ,TAN Xiao -heng ,Y ANG Shi -zhong(Communication Engineering School,Chongqing University,Chongqing400044,China)Abstract:Digital downcoversion plays a key role in the digitized and software-oriented process of the received signal.First,the architec ture of the digital downc onvertor(DDC)is introduced.Then the operational principle of DDC is analysed.At the same time,the efficient struc ture of digital filter is described in which DDC is adopted.Finally,the performance simulation results of the DDC is given by Simulink,and on this base,the perfomance of DDC is tested with the FPGA devoloping system of Insight corp.Key words:Digital downcovertor;FPGA;CIC digital filter;Polyphase filter一、序 言在数字接收机中,数字下变频器(DDC)一般执行信道的访问功能。
