第七章 常用可编程接口芯片8253

※
常用接口芯片 二．8086系统常用可编程接口芯片
并行接口芯片 INTEL8255，有三个8位端口A、B、C INTEL8155，有三个端口，内带256字节RAM，两 个定时器 2. 串行接口芯片 INTEL8251，同步异步串行接口 INTEL8250，异步串行接口芯片 3. 计数定时器 INTEL8253/8254，三个通道16位定时计数器 4. 直接内存访问控制器（DMA） INTEL8237 计算机原理讲义 1.
IOR IOW A2 A1 RESET
+5V A15 A14 A13 A12 A11 A10 A9
PC7 ~ PC0
74LS04
G1 G2A G2B C B A
Y3
计算机原理讲义
8255与计算机的连接
※ 连接说明 ① 8255的数据线D7~D0接8086系统的数据线低8位。 ② 8255的A0接8086的A1，8255的A1接8086的A2，使 用偶地址传递信息。 ③ 端口地址
计算机原理讲义
8255内部接构
1. 内部结构说明
① 端口

端口A：由一个8位数据输入锁存器和一个8位数据 输出锁存缓冲器组成，可工作于双向方式。
端口B：由一个8位数据输入缓冲器和1个8位数据输 出锁存缓冲器构成。 端口C：由一个8位数据输入缓冲器和一个8位数据 输出锁存缓冲器构成。C口可分为两个部分，配合A 口和B口工作。
8255端口选择
3. 8255端口选择
A1 A0 RD WR CS 0 0 1 0 0 1 1 0 1 0 0 1 0 1 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 操 作
读端口A 读端口B 读端口C 向端口A输出 向端口B输出 向端口C输出 向控制口输出

OUTPUT ( n = 3 ) GATE
0(3)
3
2
1
0(3) 2
1
0(3) 2
1
禁止计数并 置OUT为高
允许计数
7
7.2 可编程定时器8253 7.2.2 工作方式 4. 方式3：方波发生器

N=TOUT/TCLK= fCLK / fOUT OUT输出周期方波信号
GATE为低电平：禁止计数，强迫OUT输出高电平； GATE为上升沿：初始化计数； GATE为高电平：允许计数（OUT输出对称方波）。
74LS38 集电极开路门
74LS175 1.19 MHz ÷ 2
speaker允许
speaker数据
18
7.2 可编程定时器8253 7.2.5 初始化及应用
初始化顺序：
【方法1】 逐个对计数器进行初始化。 【方法2】 先写所有计数器的方式字，再装入各计数器的计数值。
19
写方式控制字(计数器0)
7.2 可编程定时器8253 7.2.2 工作方式 1. 方式0：计数结束产生中断 方式0可用于事件计数
3
MODE 0: Interrupt on Terminal Count
CLOCK WR n 4 OUTPUT (Interrupt) (n=4) n 3 2 1 0
计数结束
WR m
禁止计数
GATE OUTPUT (Interrupt) (m=5) A A+B=m
微机原理及接口技术
第
7章
常用接口器件
典型接口芯片
7.1 8255：可编程并行接口 7.2 8253：可编程定时器
7.2 可编程定时器8253 7.2.1 引脚及内部结构

三个8位并行端口（A、B、C）；8位三 态数据线；地址信号A1A0经译码对应A、B、 C三个独立的数据端口以及一个公共的控制端 口；CS；RESET
D ～ D 7 WR RD A 8255A PC
1 3
WR RESET D D D D D D D D V PB PB PB PB PB
0 1 2 3 4 5 6 7 CC 7 6 5 4 3 0 0
读/写 控制逻辑
B组 控制部件
B组 端口B （8 ）
PB 7 ~ PB 0
负责管理8255A与CPU 之间的数据传送过程
8255A各端口读/写操作时的信号关系
CS
0 0 0 0 0
RD
1 1 1 1 0
WR
0 0 0 0 1 A1 0 0 1 1 0 A0 0 1 0 1 0 操 作 写端口A 写端口B 写端口C 写控制寄存器 读端口A
D7
0
D6
×
D5
D4
D3
D2
D1
D0
×
×
编码 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 选择位 —PC0 —PC1 —PC2 —PC3 —PC4 —PC5 —PC6 —PC7
选择位 置位/复位 1—置位 0—复位
C口按位置位/ 复位控制字的 特征位
无关
要使端口C的PC4置位的控制字为00001001B(09H) 要使端口C的PC4复位的控制字为00001000B(08H)
输入设备
例题：如图所示，设8255A端口A工作在方式0下，通 过A口输出数据控制8个指示灯轮流点亮。设8255A端 口的地址为04A0H~ 04A6H试给出实现程序。
0
0 0

4
3
2
1
3
2
1
GATE=1 4 0 3 2
本章首页
7.2 定时/计数器8253-5/8254-2（续） 定时/计数器8253-5/82544）3方式——周期性方波输出 方式——周期性方波输出 ——
与方式2一样具有自动重新装载计 自动重新装载计 数初值的功能，与方式2的区别仅 数初值 触发方式： 触发 触发方式：写入初值后，WR＝ 在于输出波形不同 输出波形： 输出波形：输出占空比为1:1或近似1:1的方波。初值为偶数时，前半周为高电 平，后半周为低电平；初值为奇数时，前一半加1的计数过程中为高电平 GATE作用 作用： ，停止，＝ ，重新开始 GATE作用：＝1，允许；＝0，禁止；＝ 计数过程中写入新初值： 计数过程中写入新初值：计数器回零，输出完整的方波后，再开始新过程
A1A0 选中通道 0 0 0 1 1 0 1 1 T0 T1 T2 T3
A0～A1：端口选择线，接收CPU的低位地址，用于8253被选中时，选择内部端口 GATE0～GATE2：T0～T2的门控信号，对计数过程进行控制，具体作用视方式而定 CLK0～CLK2：T0～T2的脉冲输入，允许计数时，8253的Ti对CLKi输入的脉冲进行减 1计数 OUT0～OUT2：T0～T2的输出信号，Ti减为0，OUTi输出有效，输出波形视方式而定
16位计数初值寄存器 装入/读出初值 LSB MSB 通道的内部结构
本章首页
7.2 定时/计数器8253-5/8254-2（续） 定时/计数器8253-5/8254读写控制逻辑： 读写控制逻辑：接收CPU的地址、读/写信号，选中一个端口并确定传送方向
2. 计数初值 操作 WR RD A1 A0 PC机 实验台 逆 减 0 1 0 0 加载T0（向T0写入初值） 40H 304H 8253/8254是逆计数器（减1 0 1 0 1 加载T1（向T1写入初值） 41H 305H 计数器），减1计数器减为0 时输出有效 0 1 1 0 加载T2（向T2写入初值） 42H 306H

④ 在计数过程 中，OUT引脚一 直保持低电平， 直到计数为0时， OUT变为高电平。
可编程定时器/计数器接口芯片8253A
方式0工作的特点是：
① 计数器只计一遍数。当计数减到0时，并不恢复计数初值，不开始重新计数，输出OUT变为高电平 且保持为高。只有当写入一个新的计数初值时，OUT变低，才开始新的计数。
个有效，由控制信号 RD 和WR决定是从OL中读出还
是将计数初值写入CR；当A1A0＝01和10时，分别为 计数器1和计数器2的CR和OL的公用地址；当A1A0＝ 11时，为3个计数器的3个控制寄存器的公用地址。
8253A在工作之前，在对其进行初始化
编程时，CPU将计数初值写入CR，并在时
钟 脉 冲 的 驱 动 下 送 入 CE 。 当 门 控 信 号
（3）数据总线缓冲器
• 三态、双向、8位寄存器，用于与 系统数据总线相连，是8253A与 CPU进行信息传送的通道。
（4）读/写控制逻辑
• 接收来自CPU的控制信号，用于 控制8253A内部寄存器的读/写操 作。
8253A的端口选择读/写操作
可编程定时器/计数器接口芯片8253A
8253A共占用4个I/O端口地址，当A1A0＝00时为 计数器0的CR和OL的公用地址，同一时刻只能有一
8253A引脚图
（1）D7～D0：三态、双向数据线，与CPU数据总线 相连，用于传送数据。
（2）RD，WR，A0，A1和 CS：功能与8255A类似，用 于控制各个端口的读/写操作。
（3）CLK：计数脉冲输入信号，用于输入定时基准 脉冲或计数脉冲。
（4）GATE：门控输入信号，用于控制计数器的启 动或停止。
② 写入计数值由 WR 信号控制。在 WR信号的上升沿，计数初值装入计数寄存器，在 WR信号上升沿后 的下一个CLK脉冲，才开始计数。因此，如果设置计数初值为N，则输出信号OUT在写入初值后经过N＋1 个CLK脉冲后才变为高电平。

第 7 章 常用接口芯片
7.1 可编程定时计数器8253 7.2 可编程并行接口8255 7.3 可编程串行通信接口8250 思考题、作业题
7.1可编程定时计数器8253
（1） 8253的功能 （2） 8253的内部结构及引脚 （3） 8253的控制字 （4） 8253的工作方式 （5） 8253的应用
返回
8253的内部结构及引脚
2）内部控制部分 8253内部的控制字寄存器： 控制字寄存器存放初始化时由CPU写入8253
的控制字。该控制字定义了每个通道的工作。控 制字寄存器只能写入，不能读出。
返回
8253的内部结构及引脚
写初值到初值寄存器
计数器N
CLK的上升沿和下降沿来时， 初值寄存器减计数器
返回
8253的控制字
控制字和初始化
A1A0=11B=3H, 只写
D7 D6 D5 D4 D3 D2 D1 D0 SC1 SC0 RW1 RW0 M2 M1 M0 BCD
计数器选择
00:计数器0 01:计数器1 10:计数器2
*计数值写入顺序* 00:计数器锁存
01:写低8位,高8位为0
10:写高8位,低8位为0
18 CLK2 16 GATE2 17 OUT2
24 VCC 12 GND
返回
8253的内部结构及引脚
CPU控制线
RD、WR ——输入信号，读/写控制信号。
CS ——8253的片选信号。由系统地址总线高位译码确定，
与A1 A0组成8253的端口地址。 A1、A0 ——输入信号，用以选择8253内部不同端口。
(方波发生器)
前 N/2或或（N-1）/2 个CLK， OUT为低。
下页
方式0

15
§7-1 8253的工作原理 ——8253的内部结构和引脚信号
然后，开始递减计数。即每输入一个时钟脉冲，计数
器的值减1，当计数器的值减为0时，便从OUT引脚输出 一个信号。输出信号的波形主要由工作方式决定，同 时还受到从外部加到GATE引脚上的门控信号控制，它 决定是否允许计数。 当用8253作外部事件计数器时，在CLK脚上所加的计 数脉冲是由外部事件产生的，这些脉冲的间隔可以是 不相等的。 如果要用它作定时器，则CLK引脚上应输入精确的时 钟脉冲。这时，8253所能实现的定时时间，决定于计 数脉冲的频率和计数器的初值，即 定时时间＝时钟脉冲周期tc×预臵的计数初值n
16
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 ③引脚 8253的3个计数器都各有3个引脚，它们是：
CLK0~CLK2：计数器0~2的输入时钟脉冲从这里输
入。频率不能大于2MHz。
OUT0~OUT2：计数器0~2的输出端。
GATE0~GATE2：计数器0~2的门控脉冲输入端。
4
第七章 可编程计数器/定时器8253及其应用 ——概述 2. 不可编程的硬件定时 555芯片是一种常用的不可编程器件，加上外接电阻和电 容就能构成定时电路。这种定时电路结构简单，价格 便宜，通过改变电阻或电容值，可以在一定的定时范 围内改变定时时间。但这种电路在硬件已连接好的情 况下，定时时间和范围就不能由程序来控制和改变， 而且定时精度也不高。 3. 可编程的硬件定时 ①可编程定时器/计数器电路利用硬件电路和中断 方法控制定时，定时时间和范围完全由软件来确 定和改变，并由微处理器的时钟信号提供时间基 准，这种时钟信号由晶体振荡器产生，故计时精
12
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 8253输入信号组合的功能表

0 0----选计数器0 0 1----选计数器1 1 0----选计数器2 1 1----无意义
0 0----对计数器进行锁存 0 1----只读/写低8位字节 1 0----只读/写高8位字节 1 1----只读/写低8位字节,
再读/写高8位字节.
M2 M1 M0 000 001 /10 / 11 100 101
王东明 / NCRL
12
寻址方式
A1
A0
0
0
0
1
1
0
1
1
寻址对象 计数器0（16位） 计数器0（16位） 计数器0（16位） 控制字寄存器（8位）
2020/8/12
王东明 / NCRL
13
控制字格式
SC1 SC0 RW1 RW0 M2 M1 M0 BCD
1--计数值为BCD码格式 0--计数值为二进制格式
3. 计数过程中，若GATE变低电平，不影响计数，但其上升沿将使得n重新装入 计数器，开始计数。
2020/8/12
王东明 / NCRL
28
工作方式5：硬件触发选通脉冲
➢ 硬件启动，不自动重复计数。
➢ OUT端波形与方式4相同
– 写入初值时，GATE端应保持低电平。 – GATE每出现一次正脉冲，计数一个周期，然后停止计数。 – 每个计数周期结束时（减到0时），OUT端输出一个CLK宽度的
– 每写入一次初值计数一个周期，然后停止计数。 – OUT端输出是一个约(n+1) *CLK宽度的负脉冲。 – 计数过程中可随时修改初值重新开始计数。
2020/8/12
王东明 / NCRL
17
工作方式1：可编程单稳态触发器
方式1的时序图（计数过程中GATE仅有一个上升沿）

编程并行接口芯片8255A
二、 8255的内部结构
编程并行接口芯片8255A
三、8255的引脚功能
PA3 PA2 PA1 PA0 RD CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3
8251可编程通信接口
二、8251的结构和引脚特性
数据总线缓冲器
状态 缓冲器
发送数据/命 令缓冲器
接收数 据缓冲 器
RESET CLK C/D RD WR CS DTR DSR RTS CTS
读/写 控制电 路
发送器 P S
TxD
发送 控制 接收 控制 接收器 S P
TxRDY TxE TxC RxRDY SYN DET RxC RxD
输入/输出接口概述
五、 I/O接口的分类 通用接口 专用接口 串行接口 并行接口
编程并行接口芯片8255A
一、 8255A的主要特性


有3个8位并行数据I/O口PA、PB和PC口及1个8位控 制口CWR。 可编程设置方式0、方式1、方式2三种不同的工作方 式，用于无条件传送、查询传送和中断传送。 有两个控制字决定8255A的工作方式，通过编制初始 化程序，使用OUT指令从控制寄存器端口写入。有 一个状态字可供查询，使用IN指令从C端口读出。 提供兼容的TTL电平接口，原则上适用于需并行输入 输出的I/O设备。

执行outnal输出数据控制led点亮iow地址译码器地址总线备一功能72可编程定时计数接口芯片8253计数器0计数器1clk1gate1out1clk0gate0门控信号out0输出信号时钟输入rdwrcsd7d0d15d0d15d051有三个独立的16位减法计数器2每个计数器都可以按二进制或bcd计数3每个计数器的计数频率最大为2mhz4每个计数器都有6种工作方式通过编程设置计数器2clk2gate2out2a0a1d15d0二引脚及内部结构数据总线缓冲器读写读写控制电路计数器0计数器计数器1clk0gate0out0clk1gate1out1d7d0rdwrwr时钟输入门控信号输出信号72可编程定时计数接口芯片82536控制字寄存器计数器2clk2gate2out2csa0a1a1a0端口选择00计数器001计数器110计数器211控制端口计数器通道结构gate初值寄存器crceclkoutd15d14d0执行部件减1计数器72可编程定时计数接口芯片82537输出锁存器ol?初值寄存器
5
可编程定时/计数接口芯片8253 7-2 可编程定时/计数接口芯片8253 二,引脚及内部结构
D7~D0
数据 总线 缓冲器
计数器 0
CLK0 时钟输入 GATE0 门控信号 OUT0 输出信号
RD WR A0 A1 CS
读/写 写 控制 电路
计数器 1
CLK1 GATE1 OUT1
A1,A0端口选择 0 0----计数器 计数器0 计数器 0 1----计数器 计数器1 计数器 1 0----计数器 计数器2 计数器 1 1----控制端口 控制端口
CLK
CW=10
n=3
WR GATE OUT 3 2 1 0
19
可编程定时/计数接口芯片8253 7-2 可编程定时/计数接口芯片8253 六,应用