Quartus_II使用教程完整实例
- 格式:doc
- 大小:798.00 KB
- 文档页数:11
Quartus ii 9.0 入门教程(王宁UESTC)Quartus II 是Altera公司的综合性PLD开发软件,支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程,quartus 是一款功能十分强大的工具软件。
本文以一则实例(一个与门电路)作为切入点来介绍quartus ii使用,给初学者一个对软件的初步认识一:工程建立:首先双击屏幕上的,即可打开quartus ii 9.0 的编译环境上图中的1区,是菜单栏,作为初学者不必一一了解,2区为资源管理栏,用于显示所建的工程文件信息,3区是编辑状态显示栏,在编译运行时会显示编译的实时动态,4区为工作区,编辑窗口会显示在这里用于编辑,5区为信息显示窗口。
应用quartus 首先应新建一个工程,鼠标点击菜单栏中的file,选择下拉菜单中的New project Wizard,会出现以下窗口可以在Don’t show me this introduction again 前打勾,下次新建工程时将不会出现此窗口,然后点击NEXT出现下面窗口在标志1 处选择工程文件的存储路径,2是工程名随便输入一个名字,这里为wen。
3是工程的顶层文件名,这里默认与2相同。
4表示使用现有的工程设置(这里我们不管他),然后NEXT下面的窗口不要管,因为不需要加入任何的源文件,直接next在下面的窗口中,我们一般选择cyclone ll,然后next,然后再Next最后finish,我们就建立了一个新工程二:原理图建立上面我们建立了一个工程,下面我们建立一个原理图文件用鼠标点击file,点击下拉菜单中的NEW会出现下面一个对话框,我们选择Block Diagram/schematicFile,然后点击Ok接下来我们要添加源器件,在空白处双击鼠标,在弹出的对话框中name 输入and2 (下面repeat-insert 前打钩可以连续输入相同的多个器件),点OK,在编辑窗口适当位置点击即可放置一个与门器件,用相同的方法添加两个输入input 和一个输出output ,在器件input上双击,弹出属性对话框取名为x1,同样的方法给另一个input x2,output为y。
QUARTUS II开发流程1:打开QuartusII 软件
2:如果下图所视,新建一个工程。
3:出现下图对话框,点Next
4:选择你的工程存放路径和工程名字,注意:工程名字一定要和“实体名字一样”。
填好后点Next
5:如果是一个全新的工程,就点Next
6:下图对话框是选择器件。
根据目标板的处理器而定
7:例如我们选择了Cyclone II 家簇
8:点Next
9:新建工程完成,点Finish
10:新建一个文档
11:根据你的输入方式选择,例如我们这里选择Vhdl
12:输入你要编写的程序
13:确认没有问题了,就保存一下
14:保存名要和实体名一样
15:然后在编译
16:配置管脚
17:根据目标板的管脚分配I/O,分配好I/O 后,在编译一次
18:下载程序
19:下载模式的选择
20:如图中Program/Configure 打勾,在点Start
东理电子 Easy-FPGA开发板
东理电子。
实验一、Quartus II的使用一、实验目的:(1)熟悉Quartus II开发环境的使用(2)掌握利用Quartus II进行简单数字电路设计的基本流程及方法(3)掌握Quartus II开发环境中建立电路图的方法(4)了解Quartus II下简单设置输入激励的方法二、实验步骤下面以1位全加器为例介绍如何使用Altera Quartus II设计软件来对可编程逻辑器件进行编程。
(1)双击桌面上Quartus II 图标,运行Quartus II 软件,如图所示:图1 Quartus II 软件界面(2)建立工程。
选择菜单File→New Project Wizard,如图2所示图2 选择建立新工程向导菜单项单击菜单项New Project Wizard 后,出现向导提示框,单击按钮Next,出现如图3所示New Project Wizard 对话框界面,在该界面中输入相应工程名称和存放路径,然后单击按钮Next。
图3 New Project Wizard对话框界面出现如图4所示的Add Files 对话框界面,在File name 栏中输入文件名称,如“Adder”。
图4 Add Files对话框界面出现如图 5 所示的器件设置对话框界面,实验系统使用的是MAXII 系列的EPM1270T144C5 芯片,找到该器件后选中它,然后一直单击按钮Next,完成新工程的建立图5 器件设置对话框界面(3)新建设计文件建立新工程后,选择菜单File→New,弹出如图6 所示的新建设计文件选择窗口。
选择框中的Device Design Files 页下的项目Block Diagram/Schematic File,使用图形设计方式,单击按钮OK,则打开了图形编辑器窗口。
图6 新建设计文件选择框选择菜单File→Save As,在文件保存对话框中输入文件名,如Adder,然后单击按钮“保存”,则创建了图形设计文件Adder(4)设计逻辑电路。
QuartusII中⽂完整教程Quartus II 的使⽤ (1)1 ⼯程建⽴ (1)2 原理图的输⼊ (5)3 ⽂本编辑(verilog) (13)4 波形仿真 (15)Quartus II 的使⽤在这⾥,⾸先⽤最简单的实例向读者展⽰使⽤Quartus II软件的全过程。
进⼊WINDOWS XP后,双击Quartus II图标,屏幕如图1.1所⽰。
图 1.1 Quartus II 管理器1.1 ⼯程建⽴使⽤New Project Wizard,可以为⼯程指定⼯作⽬录、分配⼯程名称以及指定最⾼层设计实体的名称。
还可以指定要在⼯程中使⽤的设计⽂件、其它源⽂件、⽤户库和EDA ⼯具,以及⽬标器件系列和器件(也可以让Quartus II 软件⾃动选择器件)。
建⽴⼯程的步骤如下:(1)选择File菜单下New Project Wizard ,如图1.2所⽰。
图 1.2 建⽴项⽬的屏幕(2)输⼊⼯作⽬录和项⽬名称,如图1.3所⽰。
可以直接选择Finish,以下的设置过程可以在设计过程中完成。
图 1.3 项⽬⽬录和名称(3)加⼊已有的设计⽂件到项⽬,可以直接选择Next,设计⽂件可以在设计过程中加⼊,如图1.4所⽰。
图 1.4 加⼊设计⽂件(4)选择设计器件:选择仿真器和综合器类型(默认“None”为选择QuartusII⾃带的),选择⽬标芯⽚(开发板上的芯⽚类型),如图1.5所⽰。
图 1.5 选择器件(5)选择第三⽅EDA综合、仿真和时序分析⼯具(若都不选择,则使⽤QuartusII⾃带的所有设计⼯具)如图1.6所⽰。
图 1.6 选择EDA ⼯具(6)建⽴项⽬完成,显⽰项⽬概要,如图1.7所⽰。
图 1.7 项⽬概要⼯程建⽴后,若需要新增设计⽂件,可以通过 Project/Add_Remove……在⼯程中添加新建⽴的设计⽂件,也可以删除不需要的设计⽂件。
编译时将按此选项卡中显⽰⽂件处理。
注意:通过⼯程向导做作的设置都是可以在Assignments/settings下再进⾏修改的。
Quartus Ⅱ入门教程
(一个Verilog 程序的编译与功能仿真)
Quartus Ⅱ 就是Altera 公司推出的专业EDA 工具,支持原理图输入、硬件描述语言的输入等多种输入方式。
硬件描述语言的输入方式就是利用类似高级程序的设计方法来设计出数字系统。
接下来我们对这种智能的EDA 工具进行初步的学习。
使大家以后的数字系统设计更加容易上手。
第一步:打开软件
● 快捷工具栏:提供设置(setting),编译(compile)等快捷方式,方便用户使用,用户也可以在菜单栏的下拉菜单找到相应的选项。
● 菜单栏:软件所有功能的控制选项都可以在其下拉菜单中找到。
●
信息栏:编译或者综合整个过程的详细信息显示窗口,包括编译通过信息与报错信息。
快捷工具栏
菜单栏
工作区
资源管理窗口
任务管理窗口
第二步:新建工程( Project Wizard)
1 工程名称:
2添加已有文件(没有已有文件的直接跳过next) 所建工程的保存路径
工程名称顶层模块名(芯片级设计为实体名),要求与工程名称相同
如果有已经存在的文
件就在该过程中添加,
软件将直接将用户所
添加的文件添加到工
程中。
3 选择芯片型号(我们选择MAX3000A 系列下的EPM3256AQC208-10芯片) (注:如果不下载到开发板上进行测试,这一步可以不用设置)
4 选择仿真,综合工具(第一次实验全部利用quartus 做,三项都选None,然后next)
所选的芯片的系列型号
快速搜索所需的芯片
选择芯片
5 工程建立完成(点finish )
选择第三方综合工具,如果
使用Quartus内部综合工具
则选择none
选择第三方仿真工具,如果
使用Quartus内部仿真工具
则选择none
选择时序分析仪
工程建立完成,该窗口显示所建立工程所有的芯片,其她第三方EDA工具选择情况,以及模块名等等信息。
第三步:添加文件(> VHDL file),新建完成之后要先保存。
我们选择Verilog HDL File设计文件格式既选择Verilog文本输入形式
第四步:编写程序
以实现一个与门与或门为例,Verilog描述源文件如下:
module test(a,b,out1,out2);
input a,b;
Output out1,out2;
assign out1=a&b;
assign out2=a | b;
endmodule
然后保存源文件;
第五步:检查语法(点击工具栏的这个按钮(start Analysis & synthesis))
点击确定完成语法检查
第六步:(锁定引脚,点击工具栏的(pin planner)) (注:如果不下载到开发板上进行测试,引脚可以不用分配)
双击location 为您的输入输出配置引脚。
该窗口显示了语法检查后的详细信息,包括所使用的io口资源的多少等内容,相应的英文名大家可以自己查阅
语法检查成功,没有
error级别以上的错误
各个端口的输入输出顶层某块的输入输出口与
物理的芯片端口想对应
第七步:整体编译(工具栏的按钮(start Complilation ))
该窗口给出综合后代码的资源使
用情况既芯片型号等等信息。
选择为使用端
口选项卡
第八步:功能仿真(直接利用quratus进行功能仿真)
1将仿真类型设置为功能仿真(Assignments>setting>Simulator Settings>下拉>Function)
2建立一个波形文件:
(new>Vector Waveform File)
Functional表示功能仿真,既不包括时序
信息,timinng表示时序仿真。
加入线及寄
存器的延时信息
添加波形文件作为信号输出文件,
以便观察信号的输出情况
然后导入引脚(双击Name 下面空白区域>Node Finder>list>点击
):
接下来设置激励信号(单击
>选择
>Timing>Multiplied by 1)
设置b 信号源的时候类同设置a 信号源,最后一步改为Multiplied by 2
双击弹出右边的对话框
点击如下图添加信号
点击产生端口列表
设置仿真的开始及结束时间
设置输入信号周期
我们自定义的输入信号
然后要先生成仿真需要的网表(工具栏processing>Generate Functional Simulation Netlist)
接下来开始仿真(仿真前要将波形文件保存,点击工具栏开始仿真):
Quartus_II使用教程完整实例
由a,b 两个信号经过我们
设计的模块产生的结果
观察波形,刚好符合我们的逻辑。
功能仿真通过。
第九步:下载(点击(Programmer),再点击Hardware Setup配置下载电缆,单击
弹出窗口的“Add Hardware”按钮,选择并口下载ByteBlasterMV or
ByteBlasterMVⅡ,单击“Close”按钮完成设置。
CPLD器件生成的下载文件后缀
名为、pof,点击下图所示方框,选中下载文件,然后直接点击start按钮开始下载)
下载进度条
下载就是该选
项必须打勾
点击该按钮
开始下载
完!。