第三章逻辑门电路

《数字电子技术基础》第五版
1
A G EN F A G
1 EN F
A B G
&
EN F
A B G
&
EN F
三态缓冲门
三态倒相门 (a)
三态与门
三态与非门
1 A G EN F A G
1 EN F
A B G
& EN F
A B G
& EN
F
三态缓冲门
三态倒相门 (b)
三态与门
三态与非门
TSL门
R1 3kΩ A T1 D E T2 R3 360Ω 电路结构 R5 3kΩ R2 750Ω T3 T4 T5 R4 100Ω
使用集成电路时的注意事项
《数字电子技术基础》第五版
（1）对于各种集成电路，使用时一定要在推荐的工作条件范围 内，否则将导致性能下降或损坏器件。 （2）数字集成电路中多余的输入端在不改变逻辑关系的前提下 可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。 TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路， 多余的输入端不允许悬空，否则电路将不能正常工作。 （3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接 口电路进行电平转换或电流变换才可进行连接，使前级器件的输 出电平及电流满足后级器件对输入电平及电流的要求，并不得对 器件造成损害。 （4）多余端的处理 与门的多余输出端可与有用输入端并联或接高电平，或门的多 余输出端可与有用输入端并联或接低电平。 （5）负逻辑门
Y
1 2 3
74LS02 4 5 6 7
1Y 1B 1A 2Y 2B 3A GND 74LS02 的引脚排列图
①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集 电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。

缺点：因为饱和管的消散时间长，门的传输时延大，可达25ns
第三章门电路
三、电阻－晶体管逻辑门（RTL）
或非门 无源上拉电阻输出：
非门
无源上拉 电阻输出
输出低电平时为低内阻，输出高电平时为高内阻 因此，这类门在输出高电平时负载能力差，能带动同类门的
数目少
第三章门电路
3-3 晶体管－晶体管逻辑门（TTL）
D
K
V
F
IF
V
RL
F
IF
RL
(2)加反向电压VR时，二极管截止，反向电流IS可忽略。
二极管相当于一个断开的开关。
D
K
V
R
IS
RL
V
R
RL
可见，二极管在电路中表现为一个受外加电压vi控制的开关。 当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的 变化在“开”态与“关”态之间转换。
2、肖特基二极管 肖特基二极管是一种专门 设计的、开关时间极短的 二极管，开关时间trr仅为 100ps。 另外，肖特基二极管的正向阈值电压Vth约为0.3V，也比 硅管的低
一、二极管开关特性 1、二极管特点
正向阈值 对硅管约为0.7~0.8V 对锗管约为0.3V
第三章门电路
二极管的近似特性曲线 导通区Ⅰ： 导通内阻，约数十欧 截止区Ⅱ： 反向内阻，约数百欧 反向击穿区Ⅲ： 击穿内阻，约数欧
第三章门电路
(1)加正向电压VF时，二极管导通，管压降VD可忽略。二极
管相当于一个闭合的开关。
（2）、用达林顿对管T3-T4代 替T4-D3管，使输出高 电平时内阻进一步减小， 增加了输出拉电流
第三章门电路
L-TTL （1）省去了保护二极管

图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统（SoC） 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 （Integrated Circuits, IC）。
VLSI(Very Large Scale Integration)
3.2 半导体二极管门电路
3.2.1 半导体二极管 的开关特性
图3.2.1 二极管开关电路
可近似用PN结方程和下图所 示的伏安特性曲线来描述。
i Is ev/VT 1
其中：i为流过二极管的电流。 v为加到二极管两端的电压。
nkT VT q
图3.2.2 二极管的伏安特性
图3.2.3 二极管伏安特性的几种近似方法
三、电源的动态尖峰电流
图3.5.23 TTL反相器电源电流的计算 （a）vO＝VOL 的情况 （b） vO＝VOH的情况
图3.5.24 TTL反相器的电源动态尖峰电流
图3.5.25 TTL反相器电源尖峰电流的计算
图3.5.26 电源尖峰电流的近似波形
例3.5.4 计算f=5MHz下电源电流的平均值
图3.3.xx CMOS三态门电路结构之二 （a）用或非门控制 （b）用与非门控制
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料，避免产生静电。
tPHL：输出由高电平跳变为低电 平的传输延迟时间。
tPLH：输出由低电平跳变为高电 平的传输延迟时间。
tPD: 经常用平均传输延迟时间tPD
来表示tPHL和tPLH（通常相等）

第三章门电路解：两种情况下的电压波形图如图A3.4所示。

【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的逻辑函数式。

（a ）图P3.7（a ）电路可划分为四个反相器电路和一个三输入端的与非门电路，如图所示。

从输入到输出逐级写出输出的逻辑函数式，'111'1'1'1)(,,,C B A D C C B B A A ''''111')(C B A C B A C B A D Y（b ）图P3.7（b ）电路可划分为五个反相器电路和一个或非门电路，如图所示。

从输入到输出逐级写出输出的逻辑函数式：'111''''()()YA B C A B C ABC（c ）图P3.7（c ）电路可划分为三个与非门电路、两个反相器电路和一个或非门电路，如图所示。

从输入到输出逐级写出输出的逻辑函数式：''')(,)(,)'(,)(G INHH EF G CD F AB E '''''()()'()'()()Y I H AB CD INH AB CD INH（d）图P3.7（d）电路可划分为两个反相器电路和两个传输门电路，如图所示。

从输入到输出逐级写出输出的逻辑函数式：'YBAAB'【题3.8】试画出图3-8（a）（b）两个电路的输出电压波形，输入电压波形如图（c）所示。

输出电压波形如右图所示：【题3.9】 在图3-21所示电路中，G 1和G 2是两个OD 输出结构的与非门74HC03，74HC03输出端MOS 管截止电流为 导通时允许的最大负载电流为这时对应的输出电压V OL （max ）=0.33V 。

负载门G 3-G 5是3输入端或非门74HC27，每个输入端的高电平输入电流最大值为 ，低电平输入电流最大值为 ，试求在 、、、、并且满足 ，的情况下， 的取值的允许范围。