收稿日期：2011-05-23
作者简介： 涵妤（1979－），女，江苏南京人，实验师，工程硕士，研究方向为嵌入式系统。
0 引言
随着信息技术的飞速发展和数据采集系统的广泛应用，数据采集系统的性能要求也越来越高。在图像处理与音频信号处理等高速、高精度和实时性强的处理中，高性能的数据采集系统尤为重要。
数据采集系统实时性与同步性的要求既限制了低速单片机数据采集系统的使用，也限制了基于DSP 频繁中断的数据采集系统的采纳。如采用可编程逻辑器件设计数据采集系统具有开发周期短、集成度高、设计费用低、工作频率高、功耗低、编程配置灵活等优点。本文介绍一种基于FPGA 的高精度多通道的数据采集系统，并对这个系统的高精度、多通道和高速度等性能进行了分析。
1 系统概述
基于FPGA 的高精度多通道采集系统（如图1所示）由多路复用选择器、模数转换器、高速精密放大器、数模转化器和FPGA 组成。多路模拟信号由多路复用选择器引入，经选择后通过高速精密放大器进行滤波处理，然后再进入高速精密模数转换器进行数据转换，在此过程中，模拟输入信号选择的控制和模数转换器的控制均由FPGA 实现，而转换后的数字信号通过FPGA 传输给处理模块。数字控制电机转动过程中，数字控制信号通过数模转换模块转换成为模拟信号。数模转换模块主要是和模数转换模块进行联调来证明整个采集系统具有高精度性能。
图1 数据系统采集框图
2 系统硬件结构
2.1 多路复用选择器
多路复用选择器采用的是ADI 公司生产的ADG1406，包括16个单端通道。它可以将其中一个输入切换到公共输出，具体由4位二进制地址线决定（A0、A1、A2和A3）。这款器件EN 引脚高低电平可以用来使能或禁用器件，禁用时所有通道都被关断；启用时每个通道都执行双向操作，输入信号范围可扩展至电源电压。这些开关具有超低的导通电阻以及导通电阻平坦度，是低失真度至关重要的数据采集与增益开关应用的理想解决方案，iCMOS ®架构具有超低功耗性能[1]。
采集系统做了正负10V-0V 的标定输入和10个单端模拟输入通道，其中IN1-IN9为模拟输入。正负15V 电源供电，每个电源引脚上要接一个0.1uF 的去耦电容，EN 引脚接在高电平上。FPGA 的I/O 脚与A0、A1、A2和A3相连，通道选择的控制是通过写逻辑来完成的，D 引脚是输出引脚。2.2 高速精密放大器
OPA827是一款JFET 输入运算放大器，其具
基于FPGA的高精度多通道采集系统及其性能分析
Research on performance of data acquisition system based on FPGA
洑涵妤 FU Han-yu
（江苏技术师范学院 计算机工程学院，常州 213001）
摘 要： 本文先将多路复用选择器作为模拟信号的输入端口来实现多路模拟信号的采集，再通过信号
滤波处理来确保最有效的模拟信号进入模数转换器，转换后输出的数字量暂存在FPGA的缓存区中。整个过程均由FPGA来控制的。最后，采用DAC-ADC间联调，通过比较可以看出ADC 的最终结果在14位。
关键词： 数据采集系统；高精度；数据转换；FPGA
中图分类号：TP391 文献标识码：A 文章编号：1009-0134(2011)9(下)-0065-04Doi:
10.3969/j.issn.1009-0134.2011.9(下).21
有低功耗、超低噪声、小封装尺寸以及高带宽等特性和较好的AC 性能与DC 精度。尤其18MHz GBW 、22V/us 压摆率以及1kHz 频率下的0.0004%总谐波失真（THD ）的AC 参数充分保证了系统的高速性[2]。
OPA827与电阻R17、电阻R18和电容C3组成一个单极点反相有源滤波器来实现二阶滤波，其具有较低的与电阻R17相同的输出阻抗[3]。采用±15V 电源供电，分别在每个电源引脚接上0.1uF 和10uF 的去耦电容。从ADG1406出来的模拟信号由Ain 进入滤波器，由Ain_opa 输出。2.3 A/D 模块
ADS8515是16位并行A/D 转换器，其采样率为250KSPS 。它属于逐次逼近寄存器型（简称SAR 型）A/D 转换器，如图2所示。其内部通常具有采样保持器，转换速率快[4]。Vin 为信号输入引脚，A0~A15为转换输出的数字信号。采用3.3V 的电源供电，不需要再通过电平转换器件即可以实现器件与FPGA 的直接相连。2.4 D/A 模块
DAC8822是双路，并行输入的16位乘法数模转换器，2.7V-5.5V 的单电源供电，模数转换器输出电流的满偏量程由其外部参
考电压的大小决定。内部电阻（R FB ）
提供温度跟踪来得到满偏量程，同时并行输入接口决定了器件高速通信[5]。
暂存于FPGA 的数字信号从D0-D15流入模数转换模块。FPGA 通过对A0、A1写逻辑来实现输出通道选择，同时对nWR 和LDAC 进行时序控制。此外，为了得到更好的输出模拟信号性能，在输出后端加入一个电压跟随器OPA4277，将原电流输出转换成电压输出，如图3所示。
2.5 FPGA
FPGA 采用ALTERA 公司Cyclone III
系列的
图2 ADS8515
硬件接线图
图3 模数转换模块硬件连线图
EP3C16F484C8N ，静态功耗小于0.25瓦。采用+3.3V 、+2.5V 、+1.2V 分别给不同区进行供电。灵活的I/O 控制使得编程简化，电路设计方便[6]。采用AS 和JTAG 配置模式，配置芯片是EPCS16SI8N ，器件的时钟配置为50MHz 。
3 系统软件设计
采用Altera Quartus II9.0编写系统软件，用硬件语言verilog 来实现。在这个采集系统中，要对多路复用选择器、D/A 转换器和A/D 转换器进行编程。通过对ADG1406的A0、A1、A2、A3进行写逻辑，从而决定输入通道的选择，可以分别选择0000-1111等16个通道的选择。
