第四章半导体的导电性
引言
前几章介绍了半导体的一些基本概念和载流子的统计分布，还没有涉及到载流子的运动规律。本章主要讨论载流子在外加电场作用下的漂移运动，讨论半导体的迁移率、电导率、电阻率随温度和杂质浓度的变化规律，以及弱电场情况下电导率的统计理论和强电场情况下的效应，并介绍热载流子的概念。
§载流子的漂移运动和迁移率
一、欧姆定律
1.金属：
V
I
R
=（）
l
R
s
ρ
=（）单位：m
Ω?和cm
Ω?
1
=
σ
ρ
（）单位：/m
S和/cm
S
2.半导体：
电流密度：通过垂直于电流方向的单位面积的电流，J=
I
s
?
?
（）单位：/m
A和/cm
A 电场强度：=
V
l
ε（）单位：/m
V和/cm
V
均匀导体：J=
I
s
（）所以，J==
I V l
s Rs Rs
ε
εσ
==（）
上式表示半导体的欧姆定律，把通过导体某一点的电流密度和改点的电导率及电场强度直接联系起来，称为欧姆定律的微分形式。
二、漂移速度和迁移率
有外加电压时，导体内部的自由电子受到电场力的作用，沿电场反方向作定向运动构成电流。电子在电场力作用下的这种运动称为漂移运动，定向运动的速度称为漂移速度。
电子的平均漂移速度为
d
v，则其大小与电场强度成正比：
d
vμε
=（）其中，μ称为电子的迁移率，表示单位场强下电子的平均漂移速度，单
位是m2/V·s 或cm2/V·s。由于电子带负电，其
d
v与E反向，但μ习惯上只取正值，即d
v
μ
ε
=（）
d
J nqv
=-
扩散运动：载流子
浓度
漂移运动：外加电
场
}
d
vμε
=
(4.110)
J nqμε
=-(4.111)
nq
σμ
=-
电导率与迁移率之间的
关系
实际中，存在破坏周期性势场的作用因素：杂质、缺陷、晶格热振动等。
三、 半导体的电导率和迁移率
型半导体：n p ，0n n q σμ=（） 型半导体：p
n ，0p p q σμ=（）
3.本征半导体：i n p n
==，()i n p n q σμμ=+（） 4.一般半导体：n p nq pq σμμ=+（）
§载流子的散射
一、载流子散射的概念 在有外加电场时，载流子在电场力的作用下作加速运动，漂移速度应该不断增大，由式：d J nqv =-可知，电流密度将无限增大。但是由式：J σε=可知，电流密度应该是恒定的。因此，二者互相矛盾。 （一）没有外电场作用时 在一定温度下：
半导体内部的大量载流子永不停息地做无规则的、杂乱无章的运动，称为热运动；
晶格上的原子不停地围绕格点做热振动；
半导体中掺有一定的杂质(它们电离后带有电荷)；
载流子在半导体中运动时，不断地与热振动的晶格原子或电离了的杂质离子发生作用(碰撞)，导致其速度的大小和方向发生改变，即载流子在半导体中输运时遭到了散射。载流子无规则的热运动也正是这种散射的结果。
平均自由程：连续两次散射间自由运动的平均路程。
平均自由时间：连续两次散射间自由运动的平均运动时间。 （二）有外电场作用时
一块均匀半导体，两端加以电压，在其内部形 成电场。
电子和空穴漂移运动的方向不同，但形成的电 流都是沿着电场方向的。
半导体中的导电作用应该是电子导电和空穴导 电的总和。
二、半导体的主要散射机构
半导体中载流子在运动过程中遭到散射的根本原因：
即周期性势场的被破坏。如果半导体内部除了周期性势场外，又存在一个附加势场ΔV，从而使周期性势场发生变化，导致能带中的电子在不同的k状态间发生跃迁，即电子在
运动过程中遭到了散射。
下面简单介绍一下产生附加势场的主要原因。
（一）电离杂质的散射
即库仑散射。电离施主或受主均为带电离子，在其周围形成一个库仑势场，这一库伦势场局部地破坏了杂质附近的周期性势场，它就是使载流子散射的附加势场。其对载流子的散射轨迹是以施主或受主为一个焦点的双曲线。如下图所示。
散射概率P(散射几率)：描述散射的强弱，表示单位时间内一个载流子受到散射的次数。
3/2
i i
P N T-
∝N i越大，载流子遭受散射的机会越多；温度越高，载流子热运动的平均速度越大，可以较快地掠过杂质离子，偏转就小，故不易被散射。
（二）晶格振动的散射（格波散射）
一定温度下，晶格中的原子都各自在其平衡位置附近做微振动。
晶格中原子的振动都是由若干不同的基本波动按照波的叠加原理组合而成，这些基本波动称为格波。
与电子波相似，常用格波波数矢量q表示格波的大小及其传播方向。其大小为格波波长λ的倒数，即|q|＝ 1/λ，方向为格波传播的方向。
1.声学波和光学波
假设晶体中有N个原胞（三维复式格子）
格波波矢q的数目=晶体原胞数N；
n为原胞中的原子数，则晶体中具有3nN支格波；
硅、锗、III-V族化合物半导体均为三维复式格子，原胞中含2个原子，因此有6N支格波；
1个q=3支光学波(高频)+3(n-1)支声学波(低频) (6个频率不同的格波)振动方式：
3个声学波=1个纵波+2个横波
3个光学波=1个纵波+2个横波
（1）纵波与横波（2）声学波与光学波的共同点
纵波：原子位移方向与波传播方向相平行。
横波：原子位移方向与波传播方向相垂直。
原子位移的方向和波传播方向之间的关系
(振动方式)都是一个纵波、两个横波。
（3） 声学波与光学波的不同点
声学波：原胞中，两个原子沿同一方向振动，长波的声学波代表原胞质心的振动；
光学波：原胞中,两个原子的振动方向相反，长波的光学波原胞质心不动，代表原胞中两个原子的相对振动.
在振动频率方面，在长波范围内，声学波的频率ω和波数q 成正比，所以长声学波可以近似为弹性波(即声波)。而长光学波的频率近似为一个常数，基本上与波数q 无关，是非弹性波。 （4）声子
概念：角频率为ω
a 的格波能量是量子化的，以
ωa 为单元，即：
131()222
a a a n ωωω+，，， 当晶格与其他物质(如电子、光子)相作用而交换能量时，晶格原子的振动状态发生变化，格波能量也随之改变，其变化只能是 ω
a 的整数倍。因此把格波的能量子ωa 称为声子。
把能量为1()2
a n ω+的格波描述为n 个属于这一格波的声子。当格波能量减少
一个ωa 时，称为放出一个声子; 增加一个ωa 时，称为吸收一个声子。
引入声子的概念不仅生动地表示出格波能量的量子化。而且在分析晶格与物质相互作用时很方便。例如，电子在晶体中被格波散射可以看做是电子与声子的碰撞。 电子和声子的碰撞也遵守准动量守恒和能量守恒定律。
对于长声学波振动，散射前后电子能量基本不变，为弹性散射(声子速度远小于电子速度)；对于光学波，散射前后电子能量有较大的改变，为非弹性散射(声子能量h ωa 较大)。 2. 声学波散射
在能带具有单一极值的半导体中，起主要散射作用的是长波，即波长比原子间距大很多倍的格波(几十个原子间距以上) 。 （1）长纵声学波散射
在长声学波中，只有纵波在散射中起主要作用。长纵声学波的传播导致原子分布的疏密变化，产生体变(原子间距的增大或减小)，即疏处体积膨胀，密处压缩。如下图所示。
附加势场：禁带宽度随原子间距而变化，疏处减小，密处增大。禁带宽度的改变反映出导带底和价带顶的升降，引起能带极值的改变，从而改变了ΔEc 或ΔEv ，
形成附加势场。如下图所示。
声学波对载流子的散射几率P s ：3/2
s P T ∝
（2）长横声学波散射
横声学波要引起—定的切变。对具有多极值、旋转椭球等能面的锗、硅来说，该切变也将引起能带极值的变化，而且形变势常数中还应包括切变的影响，因此，对这种半导体，横声学波也参与一定的散射作用。 3. 光学波散射
在离子性半导体中，如IV-Ⅵ族化合物硫化铅等，离子键占优势；Ⅲ-Ⅴ族化合物砷化镓等，除共价键外，还有离子键成分，长纵光学波有重要的散射作用。在锗、硅等原子半导体中，温度不太低时，光学波也有相当的散射作用。 （1） 附加势场
在离子晶体中，每个原胞内有正负两个离子，长纵光学波传播时，振动位移相反。如果只看一种离子，它们和纵声学波一样，形成疏密相间的区域；
由于正负离子位移相反，所以，正离子的密区和负离子的疏区相合，正离子的疏区和负离子的密区相合，从而造成在半个波长区域内带正电，另半个波长区域内带负电；
带正负电的区域将产生电场，对载流子增加了一个势场的作用，这个势场就是引起载流子散射的附加势场。
P o
光学波
光学波的频率较高，声子能量较大；
当电子和光学声子发生作用时，电子吸收或发射一个声子，同时电子能量改变了一个ωl ；
如果载流子能量低于ωl ，就不会有发射声子的散射，只有吸收声子的散射； 温度较低时，散射概率随温度的下降而很快减少，说明必须有声子才能发生吸收声子的散射，即光学波散射在低温时不起作用； 随着温度的升高，光学波散射概率概率迅速增大。
纵光学波振动频率 101
exp 1o P k T ω∝??
- ???
散射在低温是很小，随温度升高迅速增大。 4. 格波散射几率P c
C S O P P P =+
（三）其它因素引起的散射 1. 等同的能谷间散射 （1）概念
硅的导带具有极值能量相同的六个旋转椭球等能面(锗有四个)，载流子在这些能谷中分布相同，这些能谷称为等同的能谷。电子在等同能谷中从一个极值附近散射到另一个极值附近的散射称为谷间散射。散射时电子与短波声子发生作用，同时吸收或发射一个高能量的声子，故散射是非弹性的。谷间散射低温时很小，只在高温下显著。 （2）g 散射和f 散射
n 型硅有两种类型的谷间散射：
从某一能谷散射到同一坐标轴上相对应的另一个能谷上的散射，称为g 散射。例如在[]100100????和方向的两个能谷间的散射；
从某一个能谷散射到其余的一个能谷中的散射称为f 散射。例如在 [][]100010和方向的两个能谷间的散射。
2. 中性杂质散射
低温下杂质没有充分电离，没有电离的杂质呈中性，这种中性杂质对周期性势场有一定的微扰作用而引起散射。该散射只在低温下的重掺杂半导体中发生，起主要的散射作用(低温下晶格振动散射和电离杂质散射都很弱)。 3. 位错散射
位错密度大于104cm -2
时位错散射很显著，小于该值时可忽略。 4. 载流子与载流子间的散射
该散射在强简并半导体中显著。 5. 合金散射
多元化合物半导体混合晶体具有两种不同的结构： 一种是其中两种同族原子是随机排列的； 另一种是有序排列的。
当其中两种同族原子在其晶格中相应的位置上随机排列时，对周期性势场产生一定的微扰作用，引起对载流子的散射作用，称为合金散射。合金散射是混合晶体所特有的散射机制，但在原子有序排列的混合晶体中，几乎不存在合金散射效应。
§迁移率与杂质浓度和温度的关系
一、平均自由时间τ和散射概率P 的关系
平均自由时间τ：载流子在电场中作漂移运动时，只有在连续两次散射之间的时间内才作加速运动，这段时间叫做自由时间。自由时间长短不一，去多次自由时间取得的平均值称为平均自由时间，常用τ表示。
设有N 0个电子以速度v 沿某方向运动。 N(t)：t 时刻尚未遭到散射的电子数 N(t)P Δt ：t ～(t+Δt )时间内被散射的电子数 ()()()N t N t t N t P t -+?=?：两个时刻尚未遭到散射的电子数之差
()()()
lim()
t
dN t N t t N t
PN t
dt t
?→
+?-
==-
?
即平均自由时间的数值等于散射概率的倒数。
二、电导率、迁移率与平均自由时间的关系
1. 载流子具有各向同性的有效质量
2.载流子具有各向异性的有效质量
对等能面为旋转椭球面的多极值半导体，因为沿晶体的不同方向有效质量不同，所以迁移率与有效质量的关系要稍复杂些。下面以硅为例说明之。
设电子浓度为n，则每个能谷单位体积中有n／6个电子，电流密度J x是六个能谷中电子对电流贡献的总和．即：
()Pt
N t N e-
=
()Pt
N t P t N Pe dt
-
?=
Pt
tN Pe dt
-
Pt
tN Pe dt
-
t～(t+dt)时间内遭到散射
的
11
-
Pt
N Pe tdt
N P
τ∞-
==
?（4.31）
对所有时间积分，得到N0电子自由时间的总和，再
除以N0求得平均自由时间。
Si导带有6个极值，6个旋转椭球等能面，椭球长轴
方向沿[100]，有效质量分别m
t
(横向有效质量)和m
l
(纵向有效质
量)。
取x，y，z轴分别沿[100]、[010]、 [001]方向，则不
同极值的能谷中的电子，沿x，y，z方向的迁移率不同。
设电场强度ε
x
沿x方向，[100]能谷中的电子，沿x
方向的迁移率为：
1
n
l
q
m
τ
μ=其余能谷中的电子，沿x方向的迁移
率为：
23
n
t
q
m
τ
μμ
==
x
x
x
x
x
E
nq
E
q
n
E
q
n
E
q
n
J
)
(
3
1
3
3
3
3
2
1
3
2
1
μ
μ
μ
μ
μ
μ
+
+
=
+
+
=
x
c
x
E
nq
Jμ
=
)
(
3
1
2
1
μ
μ
μ
μ+
+
=
c
n
c
qτ
μ=
??
?
?
?
?
+
=
t
l
c
m
m
m
2
1
3
1
1{
电导迁移率
（）
对于Si ，m l =，m t =，电导有效质量：00.26c m m =
因为电子和空穴的平均自由时间和有效质量不同。所以它们的迁移率不同。如设两者平均自由时间相同，因为电子电导有效质量小于空穴有效质量，所以，电子迁移率大于空穴迁移率。n
c c
q m τμ=
例题：室温下，高纯锗的电子迁移率μn =3900cm 2
/(V·s)。 已知电子的有效质量m n *
=≈ 3×10-31
kg ，热运动平均速度为 7
2.010(/)v cm s =?。试计算： (1)平均自由时间τ；
(2)平均自由路程l ，并简单讨论该结果；
(3) 在外加电场为E=10V/cm 时的漂移速度，并简单讨论该结果。
上述结果表明，电子的平均自由路程相当于数百倍的晶格间距(10-8
cm)。
根据经典理论，电子的散射是由于电子和晶体中原子的碰撞，所以该理论不能解释l 比晶格间距大很多倍的结果，即半导体中电子散射的机构不能用经典理论来说明。
但是根据量子理论，尽管晶体中的电子是在密集的原子之间运动，只要这些原子按照严格的周期性排列，电子运动并不受到散射，引起散射效应的是晶体的不完整性(或者说势
场的周期性被破坏)，而不是晶格本身。因此上面的结果就不足为怪了。
(3) 电子沿与电场相反的方向做漂移运动，漂移速度为：
4390010 3.910(/)d n v E cm s μ=-=-?=-?由此可知，d v v <<，即漂移速度远小于热
运动速度。表明电子在运动过程中频繁地受到散射，在电场中积累起来的速度变化是很小的。
三、迁移率与杂质和温度的关系
1. 不同散射机构的平均自由时间与温度的关系
2. 不同散射机构的迁移率与温度的关系 1o 0exp 1h k T ωμ??
??∝-?? ?????
?
?
光学波散射：
3. 几种散射机构同时存在时的平均自由时间和迁移率
(1) 平均自由时间和迁移率的表达式
有几种散射机构同时存在时，需要把各种散射机构的散射概率相加，得到总的散射概率
解：(1) 因为*n n n q m τμ=所以：*
3113
193100.397.310()1.610
n n n m s q τμ---?==?≈?? (2)平均自由程为：7135
2.0107.310 1.4610()n l v cm τ--==???≈? 13/2
3/2i i i i N T
P N T τ--∝∝电离杂质散射：3/2
3/2
s s T P T τ-∝∝声学波散射：1o
0101exp 1exp 1o P k T k T ωτω????∝-∝?? ?????????- ???光学波散射：13/2
i i
N T μ-∝电离杂质散射：3/2s T
μ-∝声学波散射：
P ，即：123P P P P =+++所以12311P P P P τ==+++123123
1
111P P P P τ
τττ==+++=
+++
因为*
n
n n
q m τμ=
，所以
123
1
111
μ
μμμ=
++
+
同时有许多散射机构存在时，起主要作用的散射机构，其平均自由时间特别短，散射概率特别大，迁移率主要由这种散射机构决定 ，而其他机构的贡献可以略去。
(2) 原子半导体(如Si 、Ge)的迁移率随杂质和温度的变化 主要散射机构是声学波散射和电离杂质散射。
则111
s i μμμ=+
，所以*3/23/2
1i
q BN m AT
T μ=+ 3/2s T τ-∝声学波散射： **3/21
s
s q q m m AT τμ=
=
13/2
i i N T τ-∝电离杂质散射： 3/2**
i i i
q q T BN m m τμ==
(3) Ⅲ-Ⅴ族化合物半导体(如GaAs)的迁移率与杂质和温度的关系 主要散射机构是声学波散射、光学波散射和电离杂质散射。 1111
i s o
μμμμ=++
(4) 迁移率与杂质浓度的关系
杂质浓度增大时，迁移率减小。即晶格振动不变时，杂质越多，散射越强，迁移率越小。
室温时纯Si 、Ge 、GaAs 的迁移率。电子迁移率大于空穴迁移率。
对于补偿的材料，载流子浓度决定于两种杂质浓度之差，而载流子迁移率与电离杂质总浓度有关。例如设N D 和N A 分别为硅中施主与受主浓度，且N D > N A 。当杂质全部电离时，该材料表现为电子导电，则有： 电子浓度为二者之差：i D A n N N =- 迁移率决定于二者之和：i D A N N N =+
硅中电子迁移率随杂质能和温度的变化关系
对于高纯样品(如N i
＝1013cm -3
)或杂质浓度较低的样品(到N i
＝1017cm -3) ，迁移率随温度升高迅速减小。原因：N i 很小时，(BN i /T 3/2
)一项可略去，晶格散
射起主要作用，所以迁移率随温度升高而减小；
当杂质浓度增加后(如N i ＝1018cm -3
)，迁移率下
降趋势不太显著，表明杂质散射机构的影响在逐渐加强；
当杂质浓度很高(如N i
＝1019cm -3)时： 在低温范围，随着温度的升高，电子迁移率反而缓慢上升，直到很高温度(约150℃左右)才稍有下降，表明杂质散射比较显著。原因：温度较低时， (BN i
/T 3/2
)一项较大，杂质散射起主要作用，故迁移率随温度升高而增大；
3. 影响迁移率的因素
§电阻率及其与杂质和温度的关系
因为电阻率：1
=
ρσ
，所以
n 型半导体： 1
n n
nq ρμ=（） p 型半导体：1
p p
nq ρμ=（） 本征半导体：1()
i i n p n q ρμμ=+（）
一般半导体：1
n p
nq pq ρμμ=
+（）
一． 电阻率和杂质浓度的关系
1.轻掺杂情况(杂质浓度1016～1018cm -3
) 室温下杂质全部电离时，载流子浓度近似等
于杂质浓度(N D 或N A )，即,D A n N p N ≈≈迁移率随杂质的变化不大，近似为常数。因此电阻率与杂质浓度呈反比关系：杂质浓度越大，电阻率越小。在对数坐标图中近似为直线。
2.重掺杂情况(杂质浓度超过1019cm -3
)
杂质浓度增大时，曲线严重偏离直线， 主要原因有二： 一是杂质在室温下不能全部电离，在重掺杂的简并半导体中情况更加严重；二是迁移率随杂质浓度的增加将显著下降； 3.对数坐标曲线的应用
可进行电阻率和杂质浓度的换算；
生产上用这些曲线检验材料的提纯效果： 材料越纯，电阻率越高；
但对高度补偿的材料，仅仅测量电阻率是反映不出它的杂质含量。因为这时载流子浓度很小，电阻率很高，但这是假象，并不真正说明材料很纯。而且这种材料杂质很多，迁移率很小，不能用于制造器件。 二． 电阻率随温度的关系 1.本征半导体材料
电阻率主要由本征载流子浓度决定。n i 随温度上升而急剧增加： 对于Si ，室温附近，温度每增加8℃， n i 就增加一倍，电阻率降低一半左右(因为迁移率仅是稍微下降)；
对于Ge ，室温附近，温度每增加12℃，n i 就增加一倍，电阻率降低一半左右。 本征半导体电阻率随温度增加而单调地下降，这是半导体区别于金属的一个重要特征。 2.杂质半导体
对于杂质半导体，有杂质电离和本征激发两个因素存在，又有电离杂质散射和晶格散射两种散射机构存在，因而电阻率随温度的变化关系要复杂些。下面以一定杂质浓度的Si 样品的电阻率和温度的关系说明电阻率随温度的变化关系。其变化关系如下图所示，曲线大致分为三段：
AB 段：温度很低，本征激发可忽略，载流子主要由杂质电离提供，它随温度升高而增加；散射主要由电离杂质决定，迁移率也随温度升高而增大，所以，电阻率随温度升高而下降。
BC 段：温度继续升高(包括室温)，杂质已全部电离，本征激发还不十分显著，载流子基本上不随温度变化，晶格振动散射上升为主要矛盾，迁移率随温度升高而降低，所以电阻率随温度升高而增大。
CD 段：温度继续升高，本征激发很快增加，大量本征载流子的产生远远超过迁移率减小对电阻率的影响，这时，本征激发成为矛盾的主要方面，杂质半导体的电阻率将随温度的升高而急剧地下降，表现出同本征半导体相似的特征。
很明显，杂质浓度越高，进入本征导电占优势的温度也越高；材料的禁带宽度越大，同一温度下的本征载流子浓度就越低，进入本征导电的温度也越高。温度高到本征导电起主要作用时，一般器件就不能正常工作，它就是器件的最高工作温度(Si 、Ge 、GaAs 器件的最高工作温度分别为250℃、100℃、450℃)。
例题1：已知本征锗的电导率在310K 时为×10-2 S/cm, 在273K 时为×10-2
S/cm 。一个n 型锗样品，在这两个温度时，其施主杂质浓度为：15310/D N cm =。假设电子和空穴的迁移率(不随掺杂而改变)分别为：22p 3600/()1700/()n cm V s cm V s μμ=?=?，。试计算在上述温度时掺杂锗的电导率。
解：T=310K 时，本征载流子浓度i n 为：
2
12319
3.56104210()() 1.610(36001700)
i
i n p n cm q σμμ---?===?+??+
T=273K 时：2
12319
0.4210 5.010()() 1.610(36001700)i
i n p n cm q σμμ---?===?+??+ 1530()
10()i D n n N cm -∴==杂质全部电离忽略的影响
2
20000
i i
n n p n p n ==由可得： 所以T=310K 时有：
2122
123015
0(4210) 1.7610()10
i n p cm n -?===? 19151200() 1.610(103600 1.76101700)0.576(/)n p q n p S cm σμμ-=+=???+??≈
T=273K 时有：
2122
103015
0(5.010) 2.510()10
i n p cm n -?===? 19151000() 1.610(103600 2.5101700)0.576(/)n p q n p S cm σμμ-=+=???+??≈
例题2：在半导体锗材料中掺入施主杂质浓度和受主杂质浓度分别为：143110/D N cm =?，
133710/A N cm =?，设室温下本征锗材料的电阻率为：60i cm ρ=Ω?，假设电子和空穴的迁移
率(不随掺杂而改变)分别为：22p 3800/()1800/()n cm V s cm V s μμ=?=?，。若流过样品的电流密度为：252.3/J mA cm =。求样品的电导率、电阻率及其所加的电场强度。
解：本征载流子浓度i n 为：13319
1
1.8610()() 1.610(38001800)
i i n p n cm q σμμ--===?+??+ 因为：00D A p N n N +=+，200i n p n =，联立求解得：2
200()0A D i n N N n n +--=
解该方程可得：13131330()310 4.7810 3.8910()222
A D N N n cm --??=-=+=?
所以：2132123013
0(1.8610)
8.8910()3.8910
i n p cm n -?===?? 所以样品的电导率为：
191312200() 1.610(3.891038008.89101800) 2.6210(/)n p q n p S cm σμμ--=+=????+??=? 电阻率为：1
38.17()cm ρσ
=
=Ω?
电场强度为：2
32
52.3/ 1.99610/ 1.996/2.6210/()
J
mA cm E mA cm V cm cm σ-===??Ω=?Ω?
§强电场下的效应热载流子
电场不太强(小于103V/cm)时，电流密度与电场强度关系服从欧姆定律，即
J=σ|E|。对给定的材料，电导率是常数，与电场无关。表明平均漂移速度与电场强度成正比，迁移率大小与电场无关；
电场强度增强到大于103V/cm，小于105V/cm时，J 与|E|不再成正比，偏离了欧姆定律。表明电导率不再是常数，随电场而变。电导率决定于载流子浓度和迁移率，实验指出，电场增强到接近105V/cm时，载流子浓度才开始改变，所以电场在103～105V/cm范围内与欧姆定律的偏离说明平均漂移速度与电场强度不再成正比，迁移率随电场改变；
下图给出锗和硅的平均漂移速度与电场强度的关系：
2.欧姆定律偏离的原因 热载流子
可从载流子与晶格振动散射时的能量交换过程来说明强电场下欧姆定律发生偏离的原因：
（1
）在没有外加电场情况下
载流子和晶格散射时，将吸收声子或发射声子，与晶格交换动量和能量，交换的净能量为零，载流子的平均能量与晶格的相同，两者处于热平衡状态； （2）在有外加电场情况下
在电场存在时，载流子从电场中获得能量，随后又以发射声子的形式将能量传给晶格，这时载流子发射的声子数多于吸收的声子数。到达稳定状态时，单位时间载流子从电场中获得的能量和给予晶格的能量相同；
在强电场情况下，载流子从电场中获得的能量很多，载流子的平均能量比热平衡状态时的大，因而载流子和晶格系统不再处于热平衡状态。引进载流子的有效温度T e 来描述与晶格系统不处于热平衡状态的载流子，并称这种状态的载流子为热载流子。其温度T e 比晶格温度T 高，平均能量比晶格的大；
热载流子迁移率：热载流子与晶格散射时，由于其能量高，速度大于热平衡状态下的速度，由τ＝l ／v 看出，在平均自由程保持不变的情况下，平均自由时间减
小，因而迁移率也减小，有：0
e
T
T μμ=（0μ为低场时的迁移率） 当电场不是很强时，载流子主要和声学波散射，迁移率有所降低；当电场进—步增强，载流子能量高到可以和光学波声子能量相比时，散射时可以发射光学波声子，于是载流子获得的能量大部分又消失，因此平均漂移速度可以达到饱和；当电场再增强，就发生击穿现象。
第四章半导体存储器 (Semi-conductor Memory) 主要内容 存储介质的类别和特点 半导体存储器(ROM/RAM/FLASH)（概念）*半导体存储器连接应用(时序) IBM-PC系列机MEM的内存组织 存储大量信息的介质 微机系统与接口
微机系统结构:存储器与I/O 地址总线AB 存I/O 输I/O 输 储接入设接 出 设 CPU 器口备口备 数据总线DB 控制总线CB 存储器访问：MOV [2000H],AX 微机系统与接口系统互联 MOV BL,[205AH]
重点:处理器与半导体存储器接口电路 6264(例) 唯一选中单元:读/写D0~D7 D0~D7A ??????A 0? ??MPU Memory A 12WE A 12MEMW 系统芯片 OE 1CS 1 MEMR 译码高位地? ?1CS 2 电路址信号 ?微机系统与接口处理器读写时序--配合--存储器读写时序
存储介质的类别和特点 存储器（计算机实现大容量记忆功能的核心部件）?存储记忆信息（按位存放） ?位(BIT)存放--具有记忆功能： ?应用：程序/数据信息：读写/数据－按地址顺序编号 电路: (锁存器/触发器--寄存器在微处理器内部) ?电路:(锁存器/触发器--寄存器在微处理器内部)?磁: 磁化 ?光: 凹坑(激光反射) 光:凹坑(激光反射) ?性能:容量、存取速度、成本 ?内/外部存储器－－高速存储／低速I/O－海量低成本与MPU接口:串/并行Serial/Parallel ? 微机系统与接口
半导体存储器的性能指标 容量=字数(存储单元数)×字长==位数(bits) 微机（8/16/32/64位字长） 兼容8位机==>字节BYTE为单位 62C256：（256Kbits ）32K*8B 27C010：1M 位（128K*8Bit ）128KB(字节) 其它性能指标可靠性、集成27C210：1M 位（64K*16Bit ）访问一次存储器（对指定单元写入或读出）度、价格等 最大存取时间所需要的时间WE# OE# 几ns到几百ns 27C512-15?150ns PC100SDRAM-8:8ns,PC133SDRAM-7ns 微机系统与接口 PC100SDRAM 8:8ns, PC133SDRAM 7ns
半导体材料硅的基本性质 一．半导体材料 1.1 固体材料按其导电性能可分为三类：绝缘体、半导体及导体，它们典型的电阻率如下： 图1 典型绝缘体、半导体及导体的电导率范围 1.2 半导体又可以分为元素半导体和化合物半导体，它们的定义如下： 元素半导体：由一种材料形成的半导体物质，如硅和锗。 化合物半导体：由两种或两种以上元素形成的物质。 1)二元化合物 GaAs —砷化镓 SiC —碳化硅 2)三元化合物 As —砷化镓铝 AlGa 11 AlIn As —砷化铟铝 11 1.3 半导体根据其是否掺杂又可以分为本征半导体和非本征半导体，它们的定义分别为： 本征半导体：当半导体中无杂质掺入时，此种半导体称为本征半导体。 非本征半导体：当半导体被掺入杂质时，本征半导体就成为非本征半导体。 1.4 掺入本征半导体中的杂质，按释放载流子的类型分为施主与受主，它们的定义分别为： 施主：当杂质掺入半导体中时，若能释放一个电子，这种杂质被称为施主。如磷、砷就是硅的施主。 受主：当杂质掺入半导体中时，若能接受一个电子，就会相应地产生一个空穴，这种杂质称为受主。如硼、铝就是硅的受主。
图1.1 （a）带有施主（砷）的n型硅 (b)带有受主（硼）的型硅 1.5 掺入施主的半导体称为N型半导体，如掺磷的硅。 由于施主释放电子，因此在这样的半导体中电子为多数导电载流子（简称多子），而空穴为少数导电载流子（简称少子）。如图1.1所示。 掺入受主的半导体称为P型半导体，如掺硼的硅。 由于受主接受电子，因此在这样的半导体中空穴为多数导电载流子（简称多子），而电子为少数导电载流子（简称少子）。如图1.1所示。 二．硅的基本性质 1.1 硅的基本物理化学性质 硅是最重要的元素半导体，是电子工业的基础材料，其物理化学性质（300K）如表1所示。
4.2半导体存储器 4.2.1填空题 1．计算机中的存储器是用来存放__①___的，随机访问存储器的访问速度与___②___无关。答案：①程序和数据②存储位置 2．对存储器的访问包括______和________两类。 答案：①读②写 3．计算机系统中的存储器分为__①___和___②____。在CPU执行程序时，必须将指令存在____③____中。 答案：①内存②外存③内存 4．主存储器的性能指标主要是①、②、存储周期和存储器带宽。 答案：①存储容量②存取时间 5．存储器中用①来区分不同的存储单元，1GB=②KB。 答案：①地址②1024X1024(或220) 6．半导体存储器分为①、②、只读存储器(ROM)和相联存储器等。 答案：①静态存储器(SRAM) ②动态存储器(DRAM) 7．RAM的访问时间与存储单元的物理位置①，任何存储单元的内容都能被② 答案：①无关②随机访问 8．存储揣芯片由①、②、地址译码和控制电路等组成。 答案：①存储体②读写电路 9．地址译码分为①方式和②方式。 答案：①单译码②双译码 10．双译码方式采用①个地址译码器，分别产生②和③信号。 答案：①两②行选通③列选通 11．若RAM芯片内有1024个单元，用单译码方式，地址译码器将有①条输出线；用双译码方式，地址译码器有②条输出线。 答案：①1024 ②64 12．静态存储单元是由晶体管构成的①，保证记忆单元始终处于稳定状态，存储的信息不需要②。 答案：①双稳态电路②刷新(或恢复) 13．存储器芯片并联的目的是为了①，串联的目的是为了②。 答案：①位扩展②字节单元扩展 14．计算机的主存容量与①有关，其容量为②。 答案：①计算机地址总线的根数②2地址线数 15．要组成容量为4MX8位的存储器，需要①片4MXl位的存储器芯片并联，或者需要②片1MX3的存储器芯片串联。 答案：①8 ②4 16．内存储器容量为256K时，若首地址为00000H，那么末地址的十六进制表示是 答案：3FFFFH 17．主存储器一般采用①存储器件，它与外存比较存取速度②、成本③。 答案：①半导体②快③高 18．三级存储器系统是指______这三级： 答案：高缓、内存、外存
第1章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r 2.2 所示。 提示：先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式： b a a b WL T r c -? = /ln 1ρ ， 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 321C C C CS r r r r ++= 注意：在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能 的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。给出设计条件如下： 答： 解题思路 ⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图 ①先画发射区引线孔； ②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；
⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周； ⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作 的图进行修正，直至满足V V OL 4.0≤的条件。（CS C OL r I V V 00 ES += 及己知 V V C 05.00ES =） 第3章 集成电路中的无源元件 复 习 思 考 题 3.3 设计一个4k Ω的基区扩散电阻及其版图。 试求： (1) 可取的电阻最小线宽min R W =?你取多少? 答：12μm (2) 粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头? 答：一个弯头 第4章 晶体管 (TTL)电路 复 习 思 考 题 4.4 某个TTL 与非门的输出低电平测试结果为 OL V =1V 。试问这个器件合格吗?上 机使用时有什么问题? 答：不合格。 4.5 试分析图题4.5所示STTL 电路在导通态和截止态时各节点的电压和电流，假定各管的 β=20, BEF V 和一般NPN 管相同， BCF V =0.55V , CES V =0.4～0.5V , 1 CES V =0.1～0.2V 。 答：（1）导通态（输出为低电平） V V B 1.21= ， V V B 55.12= ，V V B 2.13= ，V V B 5.04= ，V V B 8.05= ，
第六章半导体存储器2学时基本知识： 1、半导体存储器的基本概念、以及性能技术指标； 2、半导体存储器的功能分类； 3、SRAM存储单元的基本电路结构； 4、RAM的读/写操作； 5、掩膜ROM的基本结构与基本特性； 6、可编程ROM的基本结构与基本特性； 重点知识： 1、正确理解存储容量的概念； 2、正确理解RAM的基本结构组成； 3、熟练掌握RAM存储容量的扩展方法； 4、正确使用常规半导体存储器； 难点知识： 1、半导体存储器的结构组成的理解；
课后练习:P383-7.1.2、7.1.52、RAM存储容量的扩展方法；
序言 随着半导体集成工艺的不断进步，电路的集成度越来越高。目前，大规模集成电路LSI日新月异，LSI电路的一个重要应用领域就是半导体存储器。 半导体存储器就是存储大量二值数据的半导体器件，是数字系统必不可少的组成部分。这种存储包括：存储文字的编码数据、存储声音的编码数据、存储图像的编码数据。 衡量存储器性能的重要计数指标——存储容量（目前动态存储器的容量可达10亿位/片）、存取速度（一些高速存储器的存取时间仅10nS）。
1、存储容量 存储器由若干存储单元组成，每个存储单元存放一位二进制数。由若干二进制数组成的二进制数代码称为一个字，字所包含二进制 数的位数称为字长。 可见，存放一个字长为M的字需要M个存储单元，且M个存储单元为一个信息单元。 所以：存储容量就是字数N（信息单元）与字长M（位数）的乘积（即存储单元的总数）。 如：64M×8=512M （其中64M为字数或信息单元，8为字长或位数，512M为存储单元）
半导体-金属导体平面界面结构导电性能的维度效应 宋太伟邹杏田璆璐 2017年3月 上海日岳新能源有限公司上海陆亿新能源有限公司上海建冶研发中心 内容摘要： 半导体-金属材料结构界面或其它由2种不同材料组成的复合材料结构界面，一般存在明显的微观扩散结势垒构造，这种扩散结对复合材料的导电性等物理性能产生明显影响。我们发现这种半导体-金属组合结构材料的导电性与半导体和金属导体的几何结构存在明显的关联效应，尤其是在体型半导体平面表面镀上金属薄膜的材料结构，表现出清晰的导电性等物理性能与材料几何结构维度的关联关系，这种材料的导电性呈现明显的二极管效应。我们用时空结构几何理论对此现象分别作了理论阐明。这种普遍存在的由半导体和金属材料的维度差异引起的复合材料的二极管效应，其理论价值与在光电工程领域的应用价值极大。 1 引言 两种不同材料的接触面，一般会产生接触势垒。由具有一定导电性能的两种材料依次排列组成的复合材料结构，由于不同材料导电电子的平均约束势能不同，在两种材料的接触界面附近，微观上呈非均衡的载流子扩散形态及电位梯度。界面附近导电电子低约束势能的材料呈现一定的正电性，相应的另一种导电电子高约束势能的材料界面附近呈现一定的负电性，复合材料内部这种不同材料界面附近的微观构造形态，是一种接触电位势垒，可称为电位势结，平面薄膜结构形态的也称为“量子泵”[3]。就导电性能来讲，这种内部界面构造，都有一定程度的二极管效应。半导体PN结是典型的界面电位势结构造形态。 我们在开发研制高效多结层硅基太阳能电池的过程中，发现不同材料界面附近的微观电位势结构造形态，对复合材料的导电性能的影响，存在明显的维度关联关系或者说尺度关联关系，也就是说，复合材料内部界面电位势结产生的二极管效应大小，与两种材料的几何维度构造明显关联，两种不同材料典型的几何维度形态结构组合是3维-2维、3维-1维、3维-0维、2维-1维、2维-0维等，见示意图1。我们重点对半导体硅晶体为3维、金属或非金属为2维薄膜的3-2维界面构造材料（示意图1中的a结构），就其光电性能变化进行了详细的实验与分析研究，使用的实验仪器设备主要包括真空镀膜系统、氙灯、单色仪、i-v曲线源表、椭圆偏振仪、显微镜等。我们运用简单的时空结构几何[1][2]模型，对3维-2维界面
第一部分考试试题 第0章绪论 1.什么叫半导体集成电路？ 2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？ 3.按照器件类型分，半导体集成电路分为哪几类？ 4.按电路功能或信号类型分，半导体集成电路分为哪几类？ 5.什么是特征尺寸？它对集成电路工艺有何影响？ 6.名词解释：集成度、wafer size、die size、摩尔定律？ 第1章集成电路的基本制造工艺 1.四层三结的结构的双极型晶体管中隐埋层的作用？ 2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。 3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4.简述硅栅p阱CMOS的光刻步骤？ 5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。 7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。 8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。 第2章集成电路中的晶体管及其寄生效应 1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。 2.什么是集成双极晶体管的无源寄生效应？ 3. 什么是MOS晶体管的有源寄生效应？ 4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响? 5. 消除“Latch-up”效应的方法？ 6.如何解决MOS器件的场区寄生MOSFET效应？ 7. 如何解决MOS器件中的寄生双极晶体管效应？ 第3章集成电路中的无源元件 1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？ 2.集成电路中常用的电容有哪些。 3. 为什么基区薄层电阻需要修正。 4. 为什么新的工艺中要用铜布线取代铝布线。 5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。 第4章TTL电路 1.名词解释
Question Answer & PIE
PIE 1. 何谓PIE? PIE的主要工作是什幺? 答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。 2. 200mm，300mm Wafer 代表何意义? 答：8吋硅片(wafer)直径为200mm , 直径为300mm硅片即12吋. 3. 目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采用多少mm的wafer工艺？ 答：当前1~3厂为200mm(8英寸)的wafer, 工艺水平已达0.13um工艺。未来北京厂工艺wafer将使用300mm(12英寸)。 4. 我们为何需要300mm? 答：wafer size 变大，单一wafer 上的芯片数(chip)变多，单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5倍 5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义？ 答：是指工厂的工艺能力可以达到0.13 um的栅极线宽。当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。 6. 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？ 答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。 7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓N, P-type wafer? 答：N-type wafer 是指掺杂negative元素(5价电荷元素，例如：P、As)的硅片, P-type 的wafer 是指掺杂positive 元素(3价电荷元素, 例如：B、In)的硅片。 200mm300mm 8〞12〞
第4章存储器 1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。 答：主存：主存储器，用于存放正在执行的程序和数据。CPU可以直接进行随机读写，访问速度较高。 辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。 Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。 RAM：半导体随机存取存储器，主要用作计算机中的主存。 SRAM：静态半导体随机存取存储器。 DRAM：动态半导体随机存取存储器。 ROM：掩膜式半导体只读存储器。由芯片制造商在制造时写入内容，以后只能读出而不能写入。 PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。 EPROM：紫外线擦写可编程只读存储器。需要修改内容时，现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。 EEPROM：电擦写可编程只读存储器。 CDROM：只读型光盘。 Flash Memory：闪速存储器。或称快擦型存储器。 2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。 答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。 按速度由高至低排序为：寄存器、Cache、主存、硬盘； 按容量由小至大排序为：寄存器、Cache、主存、硬盘；
按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。 3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。 Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。 4. 说明存取周期和存取时间的区别。 解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒 注意：字长32位，不是16位。（注：1ns=10-9s）
Question & PIE Answer
PIE 1. 何谓PIE? PIE 的主要工作是什幺? 答：Process Integration Engineer（工艺整合工程师）, 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。 2. 200mm，300mm Wafer 代表何意义? 答：8吋硅片（wafer）直径为200mm , 直径为300mm硅片即12吋. 目前中芯国际现有的三个工厂采用多少mm的硅片（wafer）工艺？未来北京3.的Fab4（四厂）采用多少mm的wafer 工艺？ 答：当前1~3 厂为200mm（8 英寸）的wafer, 工艺水平已达0.13um 工艺。 未来北京厂工艺wafer 将使用300mm（12 英寸）。 4. 我们为何需要300mm? 答：wafer size 变大，单一wafer 上的芯片数（chip）变多，单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5 倍 5. 所谓的0.13 um 的工艺能力（technology）代表的是什幺意义？答：是指工厂的工艺能力可以达到0.13 um 的栅极线宽。当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？ 答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。 一般的硅片（wafer）基材（substrate）可区分为N,P 两种类型（type）,何谓N, P-type wafer? 答：N-type wafer 是指掺杂negative 元素（5 价电荷元素，例如：P、As）的硅片, P-type 的wafer 是指掺杂positive 元素（3 价电荷元素, 例如：B、 In）的硅片。 8. 工厂中硅片（wafer）的制造过程可分哪几个工艺过程（module）？答：主要有四个部分：DIFF （扩散）、TF（薄膜）、PHOTO （光刻）、ETCH （刻蚀）。其中
6 习题参考答案 6.1 ROM 有哪些种类？各有何特点？ 6.2 指出下列的ROM 存储系统各具有多少个存储单元，应有地址线、数据线、字线和位线各多少根？ 6.3 一个有16384个存储单元的ROM ，它的每个字是8位。试问它应有多少个字？有多少根地址线和数据线？ 6.4 已知 ROM 如图6.21所示，试列表说明ROM 存储的内容。 A 1 A 图6.21 题6.4的图 解： 存储的数据为01、11、00、10 6.5 ROM 点阵图及地址线上的波形图如图6.22所示，试画出数据线D 3～D 0上的波形图。 A 1 A 0 图6.22 题6.5的图
解： 10A A 3210D D D D 0 00 11 01 10 0 1 11 1 1 00 1 0 0 1 0 1 1 A 1A 0 D 0 D 1D 2 D 3 6.6 试用ROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数。画出存储矩阵的 点阵图。 D B D B Y D B D A C D C B B A Y D C A D B A D C B A Y D ABC D C AB D C B A D C B A Y +=+++=++=+++=4321 解： 1234(5,10,13,14)(9,10,11,13) (1,3,4,5,6,7,9,10,11,13,14)(1,3,4,6,9,11,12,14) Y ABCD ABCD ABCD ABCD m Y ABCD ABD ACD m Y AB BCD ACD BD m Y BD BD m =+++=∑=++=∑=+++=∑=+=∑ A B C D Y 4 Y 3 Y 2 Y 1 输出 6.7 试用ROM 设计一个实现8421BCD 码到余3码转换的逻辑电路，要求选择EPROM 的容量，画出简化阵列图。 解：列写真值表，作电路图，选用16×4的EPROM 。
第4章存储器 1．解释概念：主存、辅存、Cache、RＡＭ、SＲAM、DRAＭ、ROＭ、ＰRＯＭ、ＥPROM、EＥPROM、CDRＯM、Flash Memｏry。 答:主存:主存储器,用于存放正在执行的程序和数据。ＣPU可以直接进行随机读写，访问速度较高。 辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。 Caｃｈe：高速缓冲存储器,介于CPU和主存之间，用于解决ＣPＵ和主存之间速度不匹配问题。 RAM：半导体随机存取存储器，主要用作计算机中的主存。 SRAM:静态半导体随机存取存储器。 DＲAM:动态半导体随机存取存储器。 ROM:掩膜式半导体只读存储器。由芯片制造商在制造时写入内容,以后只能读出而不能写入。 PROM:可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。 EPROM:紫外线擦写可编程只读存储器。需要修改内容时,现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。 ＥEPRＯＭ:电擦写可编程只读存储器。 CDＲＯM:只读型光盘。 Ｆlasｈ Mｅｍoｒy：闪速存储器。或称快擦型存储器。 2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。 答:计算机中寄存器、Caｃhe、主存、硬盘可以用于存储信息。 按速度由高至低排序为：寄存器、Ｃache、主存、硬盘; 按容量由小至大排序为：寄存器、Ｃache、主存、硬盘;
按价格/位由高至低排序为:寄存器、Caｃhe、主存、硬盘。 3．存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cacｈe－主存和主存-辅存这两个存储层次上。 Ｃaｃhe-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，ＣＰU访存速度加快,接近于Cａcｈｅ的速度，而寻址空间和位价却接近于主存。 主存－辅存层次在存储系统中主要起扩容作用,即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与CACHＥ之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现,即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间(物理地址空间）大得多的虚拟地址空间(逻辑地址空间)编程,当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。 4．说明存取周期和存取时间的区别。 解：存取周期和存取时间的主要区别是:存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽？若存储器的数据总线宽度为3２位，存取周期为 200ns,则存储器的带宽是多少? 解:存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽 = 1/2０0ns ×3２位 = 160Ｍ位/秒 = ２０MB/秒＝5M字／秒注意：字长３２位,不是1６位。（注：1ns=１0-9s）
第四章 半导体的导电性 引言 前几章介绍了半导体的一些基本概念和载流子的统计分布，还没有涉及到载流子的运动规律。本章主要讨论载流子在外加电场作用下的漂移运动，讨论半导体的迁移率、电导率、电阻率随温度和杂质浓度的变化规律，以及弱电场情况下电导率的统计理论和强电场情况下的效应，并介绍热载流子的概念。 §载流子的漂移运动和迁移率 一、欧姆定律 1.金属：V I R = （） l R s ρ=（） 单位：m Ω?和cm Ω? 1 = σρ （） 单位：/m S 和/cm S 2.半导体： 电流密度：通过垂直于电流方向的单位面积的电流，J=I s ??（） 单位：/m A 和/cm A 电场强度：= V l ε（）单位：/m V 和/cm V 均匀导体：J= I s （） 所以，J==I V l s Rs Rs εεσ==（） 上式表示半导体的欧姆定律，把通过导体某一点的电流密度和改点的电导率及电场强度直接联系起来，称为欧姆定律的微分形式。 二、漂移速度和迁移率 有外加电压时，导体内部的自由电子受到电场力的作用，沿电场反方向作定向运动构成电流。电子在电场力作用下的这种运动称为漂移运动，定向运动的速度称为漂移速度。 电子的平均漂移速度为d v ，则其大小与电场强度成正比： d v με=（）其中，μ称为电子的迁移率，表示单位场强下电子的平均漂移速度，单位是
m 2 /V·s 或cm 2 /V·s。由于电子带负电，其d v 与E 反向，但μ习惯上只取正值， 即d v με = （） d J nqv =- 三、 半导体的电导率和迁移率 型半导体：n p ，0n n q σμ=（） 型半导体：p n ，0p p q σμ=（） 3.本征半导体：i n p n ==，()i n p n q σμμ=+（） 4.一般半导体：n p nq pq σμμ=+（） §载流子的散射 一、载流子散射的概念 在有外加电场时，载流子在电场力的作用下作加速运动，漂移速度应该不断增大，由式： d J nqv =-可知，电流密度将无限增大。但是由式：J σε=可知，电流密度应该是恒定的。 因此，二者互相矛盾。 （一）没有外电场作用时 在一定温度下： 半导体内部的大量载流子永不停息地做无规则的、杂乱无章的运动，称为热运动； } d v με =(4.110) J nq με=-(4.111) nq σμ=-电导率与迁移率之间的关系 实际中，存在破坏周期性势场的作用因素：杂质、缺陷、晶格热振动等。 一块均匀半导体，两端加以电压，在其内部形 成电场。 电子和空穴漂移运动的方向不同，但形成的电 流都是沿着电场方向的。 半导体中的导电作用应该是电子导电和空穴导 电的总和。
计算机组成原理第四章课后习题及答案-唐朔飞(完整版)
第4章存储器 1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。 答：主存：主存储器，用于存放正在执行的程序和数据。CPU可以直接进行随机读写，访问速度较高。 辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。 Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。 RAM：半导体随机存取存储器，主要用作计算机中的主存。 SRAM：静态半导体随机存取存储器。 DRAM：动态半导体随机存取存储器。 ROM：掩膜式半导体只读存储器。由芯片制造商在制造时写入内容，以后只能读出而不能写入。 PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。 EPROM：紫外线擦写可编程只读存储器。需要修改内容时，现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。 EEPROM：电擦写可编程只读存储器。 CDROM：只读型光盘。 Flash Memory：闪速存储器。或称快擦型存储器。 2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。 答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。 按速度由高至低排序为：寄存器、Cache、主存、硬盘； 按容量由小至大排序为：寄存器、Cache、主存、硬盘；
按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。 3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如 何管理这些层次？ 答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。 Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。 4. 说明存取周期和存取时间的区别。 解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒 注意：字长32位，不是16位。（注：1ns=10-9s）
半导体的导电性 1载流子的漂移运动和迁移率 欧姆定律 电流密度 指通过垂直于电流方向的单位面积的电流 漂移速度和迁移率 1.有外加电压时，导体内部的自由电子受到电场力的作用，沿着电场的反方向作定向运动构成电 流。电子在电场力作用下的这种运动称为漂移运动，定向运动的速度称为漂移速度。 2.当导体内部电场E恒定时，电子应具有一个恒定不变的平均漂移速度v_d。电场强度增大时， 电流密度J也相应地增大，因而，平均漂移速度v_d也随着电场强度E的增大而增大，反之亦 然。 3.电子的迁移率μ的大小反映了载流子在外电场的作用下，载流子运动能力的强弱。 半导体的电导率和迁移率 1.半导体的导电作用是电子导电和空穴导电的总和。 2.导电的电子是在导带中，它们是脱离了共价键可以在半导体中自由运动的电子；而导电的空穴 是在价带中，空穴电流实际上是代表了共价键上的电子在价键间运动时所产生的电流。 3.在相同电场作用下，导带电子平均漂移速度>价带空穴平均漂移速度，就是说，电子迁移率>空 穴迁移率。 2载流子的散射 载流子散射的概念 1.在一定温度下，半导体内部的大量载流子即使没有电场作用，它们也不是静止不动的，而是永 不停息地作着无规则的、杂乱无章的运动，称为热运动。 2.载流子无规则热运动与热振动着的晶格原子、电离了的杂质离子发生碰撞，速度方向发生改 变，即电子波在传播时遭到了散射。 3.自由载流子，实际上只在两次散射之间才真正是自由运动的，其连续两次散射间自由运动的平 均路程称为平均自由程，而平均时间称为平均自由时间。 4.存在外电场时，一方面载流子受到电场力的作用，作定向漂移运动；另一方面载流子仍不断地 遭到散射，使运动方向不断发生改变。→运动方向和速度大小不断变化→漂移速度不能无限地积累→加速运动只在两次散射之间存在→平均漂移速度 半导体的主要散射机构 散射原因：周期性势场被破坏而存在附加势场。
第8章动态逻辑电路 填空题 对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、 极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。 【答案：NMOS, PMOS, NOMS】 对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、 PDN与PDN相连或PUN与PUN相连时中间应接入。 【答案：】 解答题 从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。从而说明CMOS动态组合逻辑1、 电路的特点。 【答案：】 图A是CMOS静态逻辑电路。图B是CMOS动态逻辑电路。2电路完成的均是NAND的逻辑功能。图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。 2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。 【答案：】
该电路可以完成OUT=AB的与逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。 3、分析下列电路的工作原理，画出输出端OUT的波形。 【答案：】 答案：
4、结合下面电路，说明动态组合逻辑电路的工作原理。 【答案：】 动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。此时电路处于预充电阶段。 当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。否则，输出OUT仍保持原状态高电平不变。例如此电路， NMOS网构成逻辑网中A与C,或B与C同时导通时，可以构成输出OUT到地的通路，将输出置为低电平。 第7章传输门逻辑 填空题 写出传输门电路主要的三种类型和他们的缺点：（1），缺点：；（2），缺点：；（3），缺1、 点：。 【答案：NMOS传输门，不能正确传输高电平，PMOS传输门，不能正确传输低电平，CMOS传输门， 电路规模较大。】 2、传输门逻辑电路的振幅会由于减小，信号的也较复杂，在多段接续时，一般要插入。 【答案：阈值损失，传输延迟，反相器。】 3、一般的说，传输门逻辑电路适合逻辑的电路。比如常用的和。 【答案：异或，加法器，多路选择器】 解答题 1、分析下面传输门电路的逻辑功能，并说明方块标明的MOS管的作用。 【答案：】
引言 随着半导体器件封装的小型化、片状化、薄型化和焊球阵列化，对半导体封装技术要求越来越高。由于封装材料复杂性的不断增加，半导体封装技术也越来越复杂，封装和工艺流程也越来越复杂。 1. （半导体）大规模集成电路封装工艺简介 所谓封装就是指安装半导体集成电路芯片用的外壳，通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件连接，它起着安装、固定、密封，保护芯片及增强电热性能等方面的作用。 1.1 以焊接技术为基础的互连工艺以焊接技术为基础的互连工艺普遍采用叠层型三维封装结构，即把多个裸芯片 （半导体）大规模集成电路工艺流程 张琦1 韩团军2 １．陕西理工学院机械工程学院；２．陕西理工学院电信系 或多芯片模块(MCM沿Z 轴层层叠装、互连，组成三维封装结构。叠层型三维封装的优点是工艺相对简单，成本相对较低，关键是解决各层间的垂直互连问题。根据集成功率模块的特殊性，主要利用焊接工艺将焊料凸点、金属柱等焊接在芯片的电极引出端，并与任一基板或芯片互连。目前的技术方案包括焊料凸点互连(SolderBall Interconnect和金属柱互连平行板结构(Metal Posts Interconnected Parallel PlateStructures--MPIPPS 等。
1.2以沉积金属膜为基础的互连工艺多采用埋置型三维封装结构，即在各类基板或介质中埋置裸芯片，顶层再贴装表贴元件及芯片来实现三维封装结构。其特点是蒸镀或溅射的金属膜不仅与芯片的电极相连，而且可以构成电路图形，并连至其他电路。其最大优点是能大大减少焊点，缩短引线间距，进而减小寄生参数。另外，这种互连工艺采用的埋置型三维封装结构能够增大芯片的有效散热面积，热量耗散可以沿模块的各个方向流动，有利于进一步提高集成模块的功率密度，以沉积金属膜为基础的互连工艺有薄膜覆盖技术和嵌入式封装等。 2. （半导体）大规模集成电路封装工艺流程 2.1 (半导体大规模集成电路封装前道工程 TAPE MOUNT →SAWING →DIE ATTACH →WIRE BOND T A P E M O U N T 工程是半导体ASSEMBLY 工程中的第一道工序，其目的在于将要加工的WAFER 固定，便于自动化加工。过程实质是用T AP E 从背面将WAFER 固定在RING 上。 现在所用的TAPE 成卷筒状，一面有黏性，通常使用的TAPE 为蓝色，具有弹性，呈半透明状。通常使用的TAPE 缺点 是随时间的增加黏性逐渐增大，一般在2～3天内加工完毕对产品没有影响。TAPE MOUNT 完成后要求在TAPE 与WAFER 间粘贴平整，如果背面存在气泡，在SAWING 时切割好的DIE 会脱离TAPE 翘起，将切割好的BLADE 损坏，同时也损坏了DIE 。因此T/M后应检查背面的粘合情况，如有少数气泡，可用指甲背面轻轻将气泡压平，若压不平，可用刀片将TAPE 划破一点，放出气泡中的空气，然后压平。气泡面积不能大于DIE 面积的1/4。 S A W I N G 工程是将W A F E R 上的CHIP 分离的过程，T/M完毕的WAFER 送至SAWING 工程，按照FAB 时形成的SCRIBE LINE 进行切割，将连在一起的CHIP 分开，形成每片IC 的核心。
第四章半导体存储器 主要内容 存储器概述 半导体读写存储器 只读存储器 主存储器的组成与寻址 高速缓冲存储器 8086/8088的主存储器 第一节存储器概述 一、存储器分类 存储器是计算机系统中的存储信息的部件，用来存储执行的程序和数据处理的结果。 存储器中的最小存储单位是一个二进制代码位，称为一个存储位(元)。 由若干个存储位（元）组合在一起 多个存储单元组成一个存储器(芯片) 1、按存储介质分类 存储介质应该具有两个明显区别的物理状态，表示二进制的0和1。存储器的读写速度与两个物理状态的改变速度相关。 例：磁盘存储器，磁带存储器 2、按存取方式分类 随机存储器单元的内容能够随机存取，存取时间与单元的物理位置无关。例如半导体存储器 顺序存储器单元的内容必须按照顺序来存取，存取时间与单元的物理位置相关。例如磁带存储器 半顺序存储器例如磁盘存储器 3、按存储器的读写功能分类 ROM）内容固定，能读不能写 RAM）能读也能写 4、按信息的可保存性分类 断电后信息能保存的，例如，磁盘存储器，ROM 断电后信息即消失的，例如，RAM 5、按串、并行存取方式分类 并行存储器、串行存储器 二、存储器系统的分级结构 采用三级存储结构 高速缓存内存，是CPU可直接访问。 主存储器 外部存储器外存，CPU不能直接访问。外存中的内容必须调入内存才能被CPU访问。
三、主存储器的技术指标 存储容量，存取时间，存储周期 ※存储容量：一个存储器芯片中可以存储的二进制位数的总数，称为存储器的存储 容量；存储容量常用位(b) 表示，如64Kb，512Kb，10Mb，1Kb=210b 1Gb=230b 1Mb=220b 1Tb=240b；存储容量反映了存储器的空间大小：存储器芯片的数据线有1位、4位、8位。芯片内部是将4位组合为一个单元；8位组合为一个单元 1个单元1位1个单元4位1个单元8位 存储器芯片的容量＝单元数×数据线位数(每个单元位数)，例如1K×4b，8K×8b ※存取时间：又称存储器访问时间，是指CPU给出有效的存储器地址（物理地址）到存储器输出有效数据所需要的时间。 ※存储周期：连续启动两次独立的存储器操作所需间隔的最小时间。通常略大于存取时间，其时间单位为ns。 存取时间和存储周期反映了存储器的速度指标 第二节半导体读写存储器 双极型半导体存储器 半导体读写存储器 MOS半导体存储器静态MOS存储器(SRAM)；动态MOS存储器 (DRAM)；非易失MOS存储器（NVRAM） 优点：存取速度快，可靠性高，价格低；缺点：断电时，读写存储器不能保存信息 一、静态RAM的基本结构 双稳态触发器；X,Y地址线；读，写。六管基本存储电路－存储位（元） 一、基本结构及组成四部分（随机读写存储器的结构框图）